专利名称：整合于半导体集成电路结构的变压器的制作方法
技术领域：
本发明涉及一种整合于半导体集成电路的变压器的制作方法，尤其涉及一种与铜工艺结合的变压器的制作方法。
背景技术：
随着半导体技术的突飞猛进与无线通信芯片需求的日益殷切下，传统的电感性元件，例如电感或变压器等，皆已被整合至单一芯片上，即，与集成电路结构整合，以符合无线通信芯片的小体积及低成本的要求。
请参阅图1至图5，图1至图5为美国专利第6,727,138号的变压器制作方法的示意图。一般变压器与集成电路结构的整合，于半导体芯片后段工艺(back-end-of-the-line，BEOL)中进行，例如于最上层的连接垫(contact pad)制作完成后，始进行变压器的制作。如图1所示，一集成电路结构100具有一基底102、一通过铜工艺形成于基底102内的最高金属层(topinterconnection metal layer)104，而最高金属层的表面则覆盖有一层保护层106及一金属垫(metal pad)108。
请参阅图2与图3。随后于基底102上形成一介电层110，于介电层110上对应于金属垫108的位置利用光刻暨蚀刻方法形成一孔洞(via)112，以暴露出金属垫108。并于介电层110与孔洞112的底部与侧边形成一铜扩散阻挡层(copper-diffusion barrier layer)114。
请参阅图4与图5。接着于铜扩散阻挡层114上依序形成一主绕组层(primary winding layer)116、一绝缘层(passivation layer)118、与一填满孔洞112的副绕组层(secondary winding layer)120。最后，如图5所示，蚀刻部分主绕组层120、绝缘层118、副绕组层116、与铜扩散阻挡层114，以形成一具有线圈图案且与金属垫108电连接的变压器。
由此可知，现有的变压器于半导体后段工艺，尤其是金属垫工艺完成之后，方可进行变压器的制作。故此制作过程不但较为复杂，还使得集成电路结构制作成本大为增加。另外，如图5所示，由于变压器的主绕组层与副绕组层暴露于外界，因此该些金属层易受微粒或外界水气影响其电性表现。而现有解决该问题的方法只能在完成电压器的制作后，再于基底上形成一保护层，覆盖主绕组层与副绕组层，并需再进行一光刻暨蚀刻工艺，以暴露出各金属垫，或直接将此载有变压器的晶粒进行封装工艺等。
发明内容
因此，本发明的主要目的为提供一种整合于半导体集成电路的变压器的制作方法，以解决现有半导体工艺中变压器工艺与半导体后段工艺需分别进行的问题，并可简化半导体工艺以增进产业的利用性。
为达上述目的，本发明于此提供一种整合于半导体集成电路的变压器的制作方法，首先提供一基底，并于该基底上同时形成一最高金属内连线层与一主绕组层(primary winding layer)。随后于该基底上形成一绝缘层，且该绝缘层暴露出部分该最高金属内连线层。接下来，于该绝缘层上同时形成一副绕组层(secondary winding layer)与至少一个金属焊垫(bonding pads)，且该金属焊垫通过该些开口与该最高金内连线层电连接。
根据本发明，本发明另提供一整合于半导体集成电路的变压器，其包括一基底、一设置于该基底上的主绕组层与一最高金属内连线层、一设置于该主绕组层与该最高金属内连线层上的绝缘层，且该绝缘层具有多个开口设置于该最高金属内连线层上、一设置于该绝缘层上的副绕组层与至少一个金属焊垫，且该金属焊垫通过该些开口电连接至该最高金属内连线层。其中，该主绕组层与该副绕组层构成该变压器。
根据本发明所提供的方法，通过同时制作变压器的主绕组层与最高金属内连线层，以及同时制作变压器的副绕组层与金属焊垫，提供一整合于半导体集成电路的变压器，并达到简化半导体工艺的目的。
图1至图5为现有的变压器的制作方法的示意图；图6至图10为本发明所提供整合于半导体集成电路的变压器的制作方法的一优选实施例的示意图；图11为本发明所提供的整合于半导体集成电路的变压器上视图。
简单符号说明
100集成电路结构102基底104最高金属层 106保护层108金属垫 110介电层112孔洞114铜扩散阻挡层116主绕组层118绝缘层120副绕组层200基底210主绕组层212最高金属内连线层220绝缘层 222开口230金属层 232副绕组层234金属焊垫240变压器250保护层 300变压器310主绕组层320副绕组层具体实施方式
请参阅图6至图10，图6至图10为本发明所提供整合于半导体集成电路的变压器的制作方法的一优选实施例的示意图。如图6所示，首先提供一基底200，例如半导体晶片或硅覆绝缘(SOI)等基底，且其包括一有源电路(图未示)与至少一层金属内连线层(图未示)。接着再对基底200实施一铜工艺，以于基底200内同时形成一变压器的主绕组层210与一最高金属内连线层212。
请参阅图7。接下来于基底200表面形成一厚度为100～500埃(angstrom)的绝缘层220，覆盖住主绕组层210与最高金属内连线层212，且绝缘层220具有多个开口222，分别暴露出部分最高金属内连线层212。
请参阅图8与图9。随后于基底200上形成一金属层230，且金属层230填满各个开口222。金属层230的材料包含钛、氧化钛、铝，或上述金属的合金。随后对金属层230实施一显影暨蚀刻工艺，使金属层230于主绕组层210上方形成一副绕组层232，并同时于最高金属内连线层212上方形成一金属焊垫234。其中主绕组层210与副绕组层232即构成本发明所提供的整合于半导体集成电路的变压器240。另外，由于主绕组层210与最高金属内连线层212利用同一工艺形成于基底200内；而副绕组层232与金属焊垫234利用同一工艺形成于绝缘层220上，因此如图9所示，主绕组层210与最高金属内连线层212整合于约略同一水平面；而副绕组层232与金属焊垫234整合于约略同一水平面。
值得注意的是，金属焊垫234通过开口222内的金属层230与最高金属连线层212电连接；另外，为降低变压器240的电阻以提升其品质因子，副绕组层232的宽度大于主绕组层的宽度210。
请参阅图10。最后于基底200上再形成一保护层250，覆盖住副绕组层232与绝缘层220，并暴露出金属焊垫234以供对外电连接，至此亦完成金属焊垫234的制作。且保护层250的材料包含氮化硅等可有效遮蔽水气的绝缘物质。换句话说，本发明所提供的整合于半导体集成电路的变压器的制作方法于完成金属焊垫234的同时，便能使副绕组层232完全为保护层250所覆盖而不致暴露于外界，因此更可避免副绕组层232受到微粒或外界水气的影响。
请参阅图11。图11为本发明所提供的整合于半导体集成电路的变压器的上视图，为方便说明，图11仅绘示本发明所提供的变压器的主绕组层与副绕组层，而省略其它部分。如图11所示，变压器300的主绕组层310通过一铜工艺于基底内形成最高金属连线层(图未示)时，同时形成于基底内；而变压器300的副绕组层320于基底表面形成金属焊垫(图未示)时同时形成于基底表面上。另外，变压器300还包括一绝缘层(图未示)设于主绕组层310与副绕组层320之间。
值得注意的是，主绕组层310与副绕组层320分别具有一线圈图案，由于副绕组层320的感应电流为电流流过主绕组层310的线圈时因磁感应所产生的，因此当主绕组层310的线圈于通电时所产生的磁力线亦通过副绕组层320的线圈图案即可产生副绕组层320的感应电流，故主绕组层310与副绕组层320的线圈图案可为完全重合或如本实施例所示的部分重叠等的布局设计；优选者，主绕组层310与副绕组层320的线圈图案为共轴。另外，为降低电阻提高品质因子，主绕组层310的线宽小于副绕组层320的线宽。图11揭示本发明所提供的整合于半导体集成电路的变压器的主绕组层与副绕组层的线圈圈数与其线圈图案的一种重叠方式，然其线圈圈数与两线圈图案重叠方式不限于此。
综上所述，根据本发明所提供的整合于半导体集成电路的变压器的制作方法，是通过同时制作变压器的主绕组层与最高金属内连线层，以及同时制作变压器的副绕组层与金属焊垫的方式，进而提供一整合于半导体集成电路的变压器的简化工艺。因此，根据本发明所提供的方法，可省去多个曝光显影步骤，达到简化工艺与降低成本的目的。另外，本发明所提供的整合于半导体集成电路的变压器于完成金属焊垫的同时提供副绕组层一保护层，因此更可有效避免副绕组层受到外界水气的影响，提高可靠度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种整合于半导体集成电路结构的变压器的制作方法，包括以下步骤提供基底；于该基底上同时形成最高金属内连线层与主绕组层；于该基底表面形成绝缘层，该绝缘层覆盖该主绕组层与该最高金属内连线层，且该绝缘层具有多个开口，暴露出部分该最高金属内连线层；以及于该绝缘层上同时形成副绕组层与至少一个金属焊垫，且该金属焊垫通过该些开口与该最高金属内连线层电连接。
2.如权利要求1所述的方法，其中该基底还包括有源电路以及至少一金属内连线层设于该基底上。
3.如权利要求1所述的方法，其中该绝缘层的厚度为100-500埃。
4.如权利要求1所述的方法，其中该最高金属内连线层与该主绕组层是通过实施铜工艺而同时形成于该基底上。
5.如权利要求1所述的方法，其中该副绕组层的材料包括钛、氧化钛、铝，或上述金属的合金。
6.如权利要求1所述的方法，其中该主绕组层与该副绕组层分别具有线圈图案。
7.如权利要求6所述的方法，其中该主绕组层与该副绕组层的线圈图案为部分重叠。
8.如权利要求7所述的方法，其中该主绕组层与该副绕组层的线圈图案为共轴。
9.如权利要求6所述的方法，其中该主绕组层的线宽小于该副绕组层的线宽。
10.如权利要求1所述的方法，还包括于该基底上形成保护层的步骤，该保护层覆盖该副绕组层并暴露出该金属焊垫。
11.如权利要求10所述的方法，其中该保护层的材料包括氮化硅。
12.一种整合于半导体集成电路结构的变压器，包括基底；主绕组层与最高金属内连线层设置于该基底上；绝缘层，设置于该主绕组层与该最高金属内连线层上，且该绝缘层具有多个开口暴露出部分该最高金属内连线层；以及副绕组层与至少一个金属焊垫，该副绕组层与该金属焊垫分别设置于该绝缘层上与该最高金属内连线层上，且该金属焊垫通过该些开口电连接至该最高金属内连线层；其中，该主绕组层与该副绕组层构成该变压器。
13.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该基底还包括有源电路与至少一金属内连线层。
14.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该绝缘层的厚度为100～500埃。
15.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该主绕组层的材料包括铜。
16.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该副绕组层的材料包括钛、氧化钛、铝，或上述金属的合金。
17.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该主绕组层与该副绕组层分别具有一线圈图案。
18.如权利要求17所述的整合于半导体集成电路结构的变压器，其中该主绕组层与该副绕组层的线圈图案为部分重叠。
19.如权利要求18所述的整合于半导体集成电路结构的变压器，其中该主绕组层与该副绕组层的线圈图案为共轴。
20.如权利要求17所述的整合于半导体集成电路结构的变压器，其中该主绕组层的线宽小于该副绕组层的线宽。
21.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该主绕组层与该最高金属内连线层整合于约略同一水平面。
22.如权利要求12所述的整合于半导体集成电路结构的变压器，其中该副绕组层与该金属焊垫整合于约略同一水平面。
23.如权利要求12所述的整合于半导体集成电路结构的变压器，还包括保护层，覆盖该副绕组层，并暴露出该金属焊垫。
24.如权利要求23所述的整合于半导体集成电路结构的变压器，其中该保护层的材料包括氮化硅。
全文摘要
提供一基底，于该基底上形成一最高金属内连线层与一主绕组层。随后于该基底上形成一绝缘层，且该绝缘层具有多个开口暴露出部分该最高金属内连线层。接下来，于该绝缘层上分别形成一副绕组层与至少一个金属焊垫，且该金属焊垫通过该些开口与该最高金属内连线层电连接。
文档编号H01F41/00GK101060097SQ20061007435
公开日2007年10月24日 申请日期2006年4月17日 优先权日2006年4月17日
发明者洪建州, 曾华洲, 梁其翔, 陈佑嘉, 许村来 申请人:联华电子股份有限公司