专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。具体地，本发明涉及一种具有多金属结构和双栅极结构的栅电极的半导体器件，以及一种该半导体器件的制造方法。
背景技术：
近年来，已经广泛使用一种多金属栅极结构的半导体器件，尤其是DRAM(动态随机存取存储器)，以便改进器件的运算速度。
多金属栅极结构是一种具有层压在多晶硅层上的金属层的栅电极结构。已知多金属栅极结构比与传统使用的多晶硅硅化物栅极结构更多地减小平面方向中字线的电阻(表面电阻)。然而，当在多晶硅层上直接形成金属层(例如钨(W))时，多晶硅层在随后的高温热退火中与金属层进行反应，从而在多晶硅层和金属层之间形成了较厚硅化物层(例如硅化钨(WSi)层)。由于硅化物层具有相对较高的电阻，为了器件的高速运算，需要抑制硅化物层的形成。为了解决该问题，日本专利申请待审公开No.平11-233451公开了一种技术，通过在多晶硅层和金属层之间形成例如氮化钨(WN)的金属氮化物层来抑制多晶硅层和金属层之间的反应。
然而，当直接在多晶硅层上形成金属氮化物层时，多晶硅层在随后的热退火中与金属氮化物层进行反应，从而形成金属硅化物氮化物(metal silicide nitride)层。取决于层压膜的成分或结构，金属硅化物氮化物层具有较高的电阻。当金属硅化物氮化物层具有较大的膜厚度时，不能获得低电阻的多金属栅电极。
在日本专利申请待审公开No.2003-163348中，本发明的发明人提出了一种方法，通过在多晶硅层和金属氮化物层之间插入薄硅化物层来抑制多晶硅层和金属氮化物层之间的反应。
另一方面，为了增强器件的性能并减小器件的驱动电压，还使用了双栅极结构。双栅极结构对于N沟道晶体管使用包含N型多晶硅的栅电极，所述N型多晶硅具有引入栅电极的N型杂质(例如磷)，并且双栅极结构对于P沟道晶体管使用包含P型多晶硅的栅电极，所述P型多晶硅具有引入栅电极的P型杂质(例如硼)。
然而，如日本专利申请待审公开No.2003-163348所述，当将具有多晶硅层、硅化物层、金属氮化物层和金属层的层压的多金属栅极结构的电极应用于双栅极结构时，会出现以下问题。在执行栅电极图样形成之前，N型多晶硅层和P型多晶硅层形成了毗邻相连的连续膜。在该膜的整个顶面上形成了硅化物层。因此，由于在形成栅极图样之前的热退火等，N型多晶硅层中的N型杂质和P型多晶硅层中的P型杂质被硅化物层吸收并相互扩散，由此增大了界面电阻并增大了栅极转换膜厚度。因此，本发明的发明人提出了一种方法，通过在P型多晶硅层上不连续地形成硅化物层，防止N型和P型多晶硅层中的杂质通过硅化物层相互扩散。
然而，显然，当在P型多晶硅层上不连续地形成硅化物层时，在某些情况下，在P型多金属栅电极中不能得到足够低的表面电阻。
发明内容
已经实现了本发明用以解决上述问题。本发明的目的是提供一种半导体器件及其制造方法，能够分别在具有多金属结构和双栅极结构的栅电极的半导体器件中，防止硅化物层中杂质的扩散，并能够减小N型多金属栅电极和P型多金属栅电极的表面电阻。
根据本发明的半导体器件包括半导体衬底，具有N沟道晶体管形成区域和P沟道晶体管形成区域；设置在半导体衬底的N沟道晶体管形成区域上的第一栅电极；以及设置在半导体衬底的P沟道晶体管形成区域上的第二栅电极，其中，第一栅电极包括包含N型杂质的N型硅层；形成在N型硅层上的第一硅化物层；形成在第一硅化物层上的第一硅膜；形成在第一硅膜上的第一金属氮化物层以及形成在第一金属氮化物层上的第一金属层，并且第二栅电极包括包含P型杂质的P型硅层；形成在P型硅层上的第二硅化物层，所述第二硅化物层具有沿实质上与半导体衬底的表面平行的方向不连续地设置的多个硅化物颗粒；第二硅膜，连续地形成在暴露于第二硅化物层的不连续部分上的P型硅层的表面上以及在第二硅化物层的表面上；形成在第二硅膜上的第二金属氮化物层；以及形成在第二金属氮化物层上的第二金属层。
根据本发明的半导体器件制造方法包括第一步骤，在半导体衬底的N沟道晶体管形成区域上形成包含N型杂质的N型硅层，以及在半导体衬底的P沟道晶体管形成区域上形成包含P型杂质的P型硅层；第二步骤，在N型硅层上形成第一硅化物层，以及通过沿实质上与半导体衬底的表面平行的方向不连续地设置多个硅化物颗粒，在P型硅层上形成第二硅化物层；第三步骤，在第一硅化物层上、在暴露于第二硅化物层的不连续部分上的P型硅层的表面上以及在第二硅化物层的表面上，形成连续的硅膜；第四步骤，在硅膜上形成金属氮化物层；第五步骤，在金属氮化物层上形成金属层；以及第六步骤，形成金属层、金属氮化物层、硅膜、第一硅化物层、第二硅化物层、N型硅层和P型硅层的图样，从而分别在N沟道晶体管形成区域中形成包括N型硅层的第一栅电极并且在P沟道晶体管形成区域中形成包括P型硅层的第二栅电极。
根据本发明，在P型硅层上不连续地设置硅化物层，从而抑制了由于杂质的相互扩散而导致的栅电极电阻的增大。同时，利用硅膜连续地覆盖从暴露的P型硅层的表面到硅化物层的不连续部分的不连续硅化物层的表面。利用该设置，能够减小P型多金属栅电极(第二栅电极)的表面电阻。
优选地，将非掺杂硅膜用作第一和第二硅膜。利用该设置，可以进一步减小P型多金属栅电极的电阻。这是由于以下原因。当金属氮化物层与包含较多P型杂质的硅层相接触时，由于硅层中包含的P型杂质而导致金属氮化物层和硅层之间的反应被促进。结果，形成了较厚的金属硅化物氮化物层。另一方面，非掺杂硅膜与金属氮化物层具有较小的反应。因此，即使在形成金属硅化物氮化物膜时，也能够减小该膜的厚度。
结合附图，通过参考以下本发明的详细描述，本发明的以上和其它目的、特征和优点将更加显而易见，图中图1是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成元件隔离绝缘膜101以形成P阱102p和N阱102n)的截面图；图2是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成栅极氧化膜103以形成硅层104)的截面图；图3是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成N型硅层104n和P型硅层104p)的截面图；图4是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成硅化钨层105)的截面图；图5是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成硅膜106)的截面图；图6是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成氮化钨层107)的截面图；图7是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成钨层108)的截面图；图8是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成覆盖绝缘层109)的截面图；图9是根据本发明优选实施例的制造半导体器件的方法的一个过程(形成栅极的图样，以便形成N型源极和漏极扩散层111n以及P型源极和漏极扩散层111p)的截面图；图10是根据本发明优选实施例的制造半导体器件的方法的一个过程(图5所示部分A的局部放大演示)的截面图；图11是根据本发明优选实施例的制造半导体器件的方法的一个过程(图5所示部分A的局部放大演示)的截面图；
图12是根据本发明优选实施例的制造半导体器件的方法的一个过程(图8所示部分B的局部放大演示)的截面图；图13是根据本发明优选实施例的制造半导体器件的方法中形成硅膜106所花费的时间和界面电阻之间的关系；图14是根据本发明优选实施例的制造半导体器件的方法、WF6的流量和表面电阻之间的关系。
具体实施例方式
下面将参考附图来描述本发明的优选实施例。
图1到图10是示意地示出了根据本发明实施例制造具有多金属栅极和双栅极结构的栅电极的N沟道晶体管和P沟道晶体管的工艺的过程图。在图1到图10中，“区域N”表示其中形成了包括N型多金属栅电极的N沟道晶体管的区域，“区域P”表示其中形成了包括P型多金属栅电极的P沟道晶体管的区域。
首先，如图1所示，根据浅沟槽隔离(STI)技术，在半导体衬底100的预定区域中形成元件隔离绝缘膜101，从而将区域N与区域P相隔离。接下来，在区域N中掺杂硼(B)作为P型杂质，从而形成P阱102p，并在区域P中掺杂磷(P)作为N型杂质，从而形成N阱102n。
接下来，如图2所示，热氧化半导体衬底100的表面，从而形成具有大约4nm膜厚度的栅极氧化膜103。
接下来，利用化学气相沉积(CVD)方法，在栅极氧化膜103上形成厚度大约100nm的非掺杂硅层104。可以将无定形硅或多晶硅用作硅层104。优选地，使用可以形成在表面上而不会出现不均匀表面且适于精密处理的无定形硅。
接下来，如图3所示，利用抗蚀掩模(未示出)覆盖区域P，并且使用大约10keV的加速度能量，以大约5×1015/cm2的剂量，在区域N的硅层104中离子注入磷(P)作为N型杂质，从而将区域N的硅层104变为N型硅层104n。接下来，去除覆盖区域P的上述抗蚀掩模，并形成覆盖区域N的抗蚀掩模(未示出)。使用大约5keV的加速度能量，以大约1×1015/cm2到5×1015/cm2的剂量，优选是大约3×1015/cm2到5×1015/cm2，在区域P的硅层104中离子注入硼(B)作为P型杂质，从而将区域P的硅层104变为P型硅层104p。
接下来，利用氢氟酸(HF)和过氧化氢(H2O2)溶液的混合溶液，去除在硅层104(N型硅层104n和P型硅层104p)上形成的天然氧化膜。
之后，如图4所示，在硅层104上形成硅化钨(WSi2)层105，作为硅化物层。在N型硅层104n上形成WSi2层105，作为覆盖N型硅层104n的整个表面的WSi2层105s。在P型硅层104p上形成WSi2层105，以便沿实质上与半导体衬底的表面平行的方向，不连续地设置多个粒状WSi2颗粒105g。当在P型硅层104p上不连续地设置WSi2层105时，可以抑制包含在P型硅层104p中的P型杂质和包含在N型硅层104n中的N型杂质通过WSi2层105的相互扩散。
按照CVD方法如下形成WSi2层105。通过将半导体衬底100的温度设置为大约550℃，分别向气压大约30Pa到100Pa的反应室中提供具有大约200sccm流量的二氯甲硅烷(SiH2Cl2)和具有大约2sccm流量的六氟化钨(WF6)。这些材料反应大约30秒以形成WSi2层105。结果，在N型硅层104n上形成了作为连续膜的WSi2层105，并且如上所述，受到P型硅层104p中P型杂质的影响，在P型硅层104p上形成了作为不连续膜的WSi2层105。此时，在N型硅层104n上形成的WSi2层105s的沉积膜厚度优选是大约3nm到10nm，更优选是大约5nm到7nm。
WSi2颗粒105g的优选颗粒尺寸是大约5nm到30nm。当颗粒尺寸小于5nm时，P型多金属栅电极的界面电阻变高，而当颗粒尺寸超过30nm时，抑制杂质的相互扩散的效果降低。优选地，多个WSi2颗粒105g的两个相邻颗粒之间的距离是大约2nm到80nm。当距离小于2nm时，WSi2颗粒105g彼此过于靠近，存在不能抑制杂质的相互扩散的风险。当距离超过80nm时，没有形成WSi2颗粒的区域变得过大，存在P型多金属栅电极的界面电阻变高的风险。
接下来，如图5所示，在WSi2层105s、暴露于WSi2颗粒105g的不连续部分的P型硅层104p以及WSi2颗粒105g的表面上，按照CVD方法形成连续的非掺杂硅膜106。在以下条件下形成连续的非掺杂硅膜106。停止已经提供给反应室用于形成WSi2层105的气体WF6。将二氯甲硅烷的流量设置为大约300sccm。以大约800sccm的流量提供氩(Ar)。将半导体衬底100的温度设置为大约500℃，并且将反应室的气压设置为大约50Pa到300Pa。在这种条件下，在大约5秒到120秒内(优选在40秒到120秒内)形成非掺杂硅膜106。
当硅膜106过薄时，由于P型多金属栅电极上WSi2层105的不连续设置，导致不可能充分地获得抑制电阻增大的效果。当硅膜106过厚时，随后要形成的氮化钨(WN)层和钨(W)层与WSi2层105和硅层104之间的导电性变低。同时，存在N型和P型多金属栅电极的电阻变高的风险。因此，优选地，硅膜106的膜厚度是大约0.3nm到1.5nm。通过适当地改变反应室中的气压、膜形成(处理)时间和二氯甲硅烷的流量，能够适当地改变硅膜106的膜厚度。可以利用无定形硅或多晶硅来形成硅膜106。
接下来，以大约830℃、在N2大气中大约30秒的快速热退火(RTA)，去除由于按照CVD方法形成WSi2层105而残留在WSi2层105中的氯气和氟气，作为脱气处理。根据该热退火，同时激活注入N型硅层104n中的N型杂质和注入P型硅层104p中的P型杂质。此时，将无定形形成的硅膜104转换为多晶硅膜。
如作为图5中部分A的放大图的图11所示，在某些情况下，用于脱气的热退火使硅膜106和WSi2层105(105s，105g)之间的界面部分发生反应，从而形成硅化物层20。然而，即使当形成了硅化物层20时，其膜厚度也非常小，并且不会硅化硅膜106的WSi2层105的相对侧处的表面。
接下来，如图6所示，在硅膜106上通过溅射形成厚度大约是10nm的氮化钨(WN)层107，作为金属氮化物层。
如图7所示，在WN层107上通过溅射形成厚度大约是80nm的钨(N)层108，作为金属层。
接下来，如图8所示，按照CVD方法在W层108上形成厚度大约是200nm的氮化硅膜。按照栅电极形状形成氮化硅膜的图样，从而形成帽状绝缘膜109。
如图9所示，将帽状绝缘膜109用作掩模，通过干法蚀刻，形成W层108、WN层107、硅膜106、WSi2层105(105s，105g)以及多晶硅层104(104n，104p)的层压膜的图样，从而在区域N中形成了包含N型多晶硅层104n的N型多金属栅电极10n，并且在区域P中形成了包含P型多晶硅层104p的P型多金属栅电极10p。
用于形成栅极图样的干法蚀刻损坏了每一个栅电极的端部分。为了从损坏中修复该端部分，利用热退火，在每一个栅电极的多晶硅层104的侧面上形成侧面氧化膜110。
如作为图9中部分B的放大图的图12所示，由于执行用于形成侧面氧化膜110的热退火，导致硅膜106与WN层107进行反应，从而形成了钨硅化物氮化物层(WSiN层)30。然而，根据本实施例，WN层107与接触该膜的非掺杂硅膜106进行反应，而不与包含高浓度杂质的P型硅层104p进行反应。因此，形成的WSiN层30具有非常小的膜厚度。结果，可以抑制P型多金属栅电极10p的电阻增大。
当根据传统技术在WN层107与包含大量P型杂质的硅层104p相接触的状态下执行热退火时，包含在硅层104p中的杂质促进了WN层107和硅层104p之间的反应。结果，按照该方法易于形成较厚的WSiN层。另一方面，根据本实施例，当WN层107与非掺杂硅膜106相接触时，即使在执行热退火时，也不会进行WN层107和非掺杂硅膜106之间的反应。
接下来，由抗蚀掩模(未示出)覆盖区域P，并将高浓度的N型杂质(例如砷(As))离子注入到区域N中，从而形成如图9所示的N型源极和漏极扩散层111n。去除覆盖区域P的抗蚀掩模，并形成抗蚀掩模(未示出)以覆盖区域N。将高浓度的P型杂质(例如硼(B))离子注入到区域P中，从而形成P型源极和漏极扩散层111p。
如图10所示，以大约40nm的厚度在整个表面上形成氮化硅膜，并且回蚀氮化硅膜，从而分别在N型多金属栅电极10n和P型多金属栅电极10p的侧面上形成侧壁绝缘膜112。
在上述工艺中，在区域N中完成了具有N型多金属栅电极10n的N沟道晶体管，并且在区域P中完成了具有P型多金属栅电极10p的P沟道晶体管。
图13示出了按照CVD形成硅膜106所花费的时间与N型多金属栅电极10n的界面电阻(N型多晶硅层104n和WSi2层105(105s)的接触电阻)以及P型多金属栅电极10p的界面电阻(P型多晶硅层104p和WSi2层105(105g)的接触电阻)之间的关系。
在图13中，(p)表示P型硅层104p和WSi2层105(105g)之间的界面电阻，(n)表示N型硅层104n和WSi2层105(105s)之间的界面电阻。
在N型多金属栅电极10n中，在N型硅层104n的整个表面上形成WSi2层105。因此，与硅膜106的膜形成时间无关，界面电阻(n)较低且实质上恒定。另一方面，在P型多金属栅电极10p中，界面电阻(p)随着硅膜106的膜形成时间的增长而减小。具体地，界面电阻随着膜形成时间的增长而逐渐减小，并且当膜形成时间超过40秒时，实质上变为饱和。
图14示出了在按照CVD形成WSi2层时WF6的流量和P型多金属栅电极10p中WSi2层105的表面电阻之间的关系。
在图14中，(a)表示当根据传统技术没有在WSi2层105上形成硅膜106时的表面电阻，(b)表示当根据本实施例在WSi2层105上形成硅膜106时的表面电阻。当WF6的流量变大时，WSi2层105的不连续性变高。因此，当没有在WSi2层105上形成硅膜106时，随着WF6流量的增大，表面电阻(a)变高。另一方面，当在WSi2层105上形成硅膜106时，即使当WF6的流量变高时，即，即使当WSi2层105的不连续性变高时，表面电阻(b)也可以较低。
如上所述，根据本实施例，当在P型硅层104p上不连续地设置WSi2层105时，可以抑制由于杂质的相互扩散导致的栅电极的电阻增大。同时，当利用硅膜106覆盖从暴露的P型硅层104p的表面到WSi2层105的不连续部分的不连续WSi2层105(WSi2颗粒105g)的表面时，可以减小P型多金属栅电极10p的电阻。
尽管前文已经描述了优选实施例，本发明并不局限于前述实施例，在不脱离本发明的精神的前提下，可以进行各种修改。毫无疑问，这种修改包括在本发明的范围内。
在上述实施例中，作为示例，将钨(W)用于金属层，将氮化钨(WN)层用于金属氮化物层，并且将硅化钨(WSi2)层用于硅化物层。代替上述情况，还可以使用其它难熔金属，例如钴(Co)、钛(Ti)、镍(Ni)和钽(Ta)以及这些金属的氮化物层和硅化物层。
硅膜106并不局限于非掺杂的膜，而可以包含低浓度的杂质，只要较厚地形成图12所示的WSiN层30(金属硅化物氮化物层)，并且P型多金属栅电极的界面电阻不会增大。
可以在形成硅膜106之前执行用于脱气的WSi2层的热退火。
在上述实施例中，作为示例，在形成WSi2层105之后，在相同的CVD装置中，利用用于形成WSi2层105的二氯甲硅烷来形成硅膜106。可选地，在形成WSi2层105之后，可以将半导体衬底转移到不同的CVD装置，并且可以按照使用甲硅烷(SiH4)的CVD方法来形成硅膜106。
权利要求
1.一种半导体器件，包括半导体衬底，具有N沟道晶体管形成区域和P沟道晶体管形成区域；设置在半导体衬底的N沟道晶体管形成区域上的第一栅电极；以及设置在半导体衬底的P沟道晶体管形成区域上的第二栅电极，其中，第一栅电极包括包含N型杂质的N型硅层；形成在N型硅层上的第一硅化物层；形成在第一硅化物层上的第一硅膜；形成在第一硅膜上的第一金属氮化物层和形成在第一金属氮化物层上的第一金属层，以及第二栅电极包括包含P型杂质的P型硅层；形成在P型硅层上的第二硅化物层，所述第二硅化物层具有沿实质上与半导体衬底的表面平行的方向不连续地设置的多个硅化物颗粒；第二硅膜，连续地形成在暴露于第二硅化物层的不连续部分上的P型硅层的表面上以及第二硅化物层的表面上；形成在第二硅膜上的第二金属氮化物层；以及形成在第二金属氮化物层上的第二金属层。
2.根据权利要求1所述的半导体器件，其中，第一和第二硅膜是非掺杂的。
3.根据权利要求1所述的半导体器件，其中，硅化物层、金属氮化物层和金属层包含相同的难熔金属。
4.根据权利要求3所述的半导体器件，其中，难熔金属是以下任意一个钨(W)、钴(Co)、钛(Ti)、镍(Ni)和钽(Ta)。
5.根据权利要求1至4之一所述的半导体器件，其中，P型杂质是硼(B)。
6.一种制造半导体器件的方法，包括第一步骤，在半导体衬底的N沟道晶体管形成区域上形成包含N型杂质的N型硅层，以及在半导体衬底的P沟道晶体管形成区域上形成包含P型杂质的P型硅层；第二步骤，在N型硅层上形成第一硅化物层，以及在P型硅层上形成第二硅化物层，所述第二硅化物层具有沿实质上与半导体衬底的表面平行的方向不连续地设置的多个硅化物颗粒；第三步骤，在第一硅化物层上、在暴露于第二硅化物层的不连续部分上的P型硅层的表面上以及在第二硅化物层的表面上，形成连续的硅膜；第四步骤，在硅膜上形成金属氮化物层；第五步骤，在金属氮化物层上形成金属层；以及第六步骤，形成金属层、金属氮化物层、硅膜、第一硅化物层、第二硅化物层、N型硅层和P型硅层的图样，从而分别在N沟道晶体管形成区域中形成包括N型硅层的第一栅电极并且在P沟道晶体管形成区域中形成包括P型硅层的第二栅电极。
7.根据权利要求6所述的制造半导体器件的方法，其中，硅膜是非掺杂的。
8.根据权利要求6所述的制造半导体器件的方法，其中，在第三步骤中形成的硅膜的膜厚度是0.3nm到1.5nm。
9.根据权利要求6所述的制造半导体器件的方法，其中，按照CVD方法、在50Pa到300Pa的气压下沉积硅膜。
10.根据权利要求9所述的制造半导体器件的方法，其中，在5秒到120秒内执行硅膜的沉积。
11.根据权利要求6所述的制造半导体器件的方法，其中，在第四步骤之前，执行热退火，以便去除在第三步骤中残留在第一和第二硅化物层中的气体。
12.根据权利要求11所述的制造半导体器件的方法，其中，利用热退火，使在至少硅膜的第一和第二硅化物层之间的界面硅化。
13.根据权利要求6所述的制造半导体器件的方法，其中，第一硅化物层、第二硅化物层、金属氮化物层和金属层包含相同的难熔金属。
14.根据权利要求13所述的制造半导体器件的方法，其中，难熔金属是以下任意一个钨(W)、钴(Co)、钛(Ti)、镍(Ni)和钽(Ta)。
15.根据权利要求6至14之一所述的半导体器件制造方法，其中，P型杂质是硼(B)。
全文摘要
提供了一种半导体器件及其制造方法，能够分别在具有多金属结构和双栅极结构的栅电极的半导体器件中，防止硅化物层中杂质的扩散，并能够减小N型多金属栅电极和P型多金属栅电极的表面电阻。P型多金属栅电极包括包含P型杂质的P型硅层；形成在P型硅层上的硅化物层，所述硅化物层具有沿实质上与半导体衬底的表面平行的方向不连续地设置的多个硅化物颗粒；在暴露于硅化物层的不连续部分上的P型硅层的表面上以及硅化物层的表面上连续形成的硅膜；形成在硅膜上的第二金属氮化物层；以及形成在金属氮化物层上的金属层。
文档编号H01L21/70GK1885546SQ20061009250
公开日2006年12月27日 申请日期2006年6月14日 优先权日2005年6月21日
发明者田桑哲也 申请人:尔必达存储器股份有限公司