专利名称：半导体器件及其制造方法、以及薄膜器件的制作方法
技术领域：
本发明总体上涉及一种其中形成有铁电电容器的半导体器件及其制造方法，以及一种需要良好定向性的薄膜器件。
背景技术：
DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)这类易失性存储器和闪存(FLASH)存储器这类非易失性存储器已经用于各种领域。另一方面，作为既具有DRAM的高速、低电压可操作性又具有闪存的非易失特性的存储器，FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)和PRAM(可编程随机存取存储器)具有较大的潜力，对这些器件已进行了各种研究和开发工作。事实上，它们中的一些已经批量生产。
FRAM是利用铁电材料的磁滞现象的非易失性存储器。含有FRAM的半导体器件具有一种电容器结构，其中上电极、铁电层和下电极分别置于衬底上。作为铁电层的铁电材料，Pb(Zr，Ti)O3[PZT]具有较大的自发极化并具有极大的潜力。CVD(化学气相沉积)方法适用于形成铁电层，因为它能形成致密膜。
在铁电电容器领域技术课题之一为通过使其结构精密化来增加电容量。为了器件结构的小型化，正在探讨几种方法。即，用1T1C(一个晶体管和一个电容器)的电路结构代替2T2C(两个晶体管和两个电容器)的电路结构，用堆叠结构代替平面结构，用三维结构代替平板结构。
要从平面结构改变成堆叠结构，必须通过导电塞(plug)在晶体管正上方形成下电极。为了防止导电塞被氧化，下电极自身必须具有阻氧特性。此外，为了使PZT具有较大的自发极化，PZT自身必须具有良好的定向性(orientation)和结晶品质。为了达到这样的要求，位于铁电层(PZT层)下面的下电极也必须具有良好的定向性和结晶品质。
为了在铁电电容器中获得良好的定向性，已提出在形成下电极之前，在NH3气氛中在二氧化硅/硅衬底上进行PLA(等离子体退火)，然后形成Ti膜(例如，参考专利文件1日本特开2004-153031号)。由Ir等制成的下电极形成在Ti膜上。然而，在高温富氧的气氛中Ti自身会变成具有绝缘特性的TiOx。由于这种原因，当Ti膜用于导电塞上时，无法获得电容器和导电塞之间的电接触。
同时，为防止电容器的下电极和导电塞之间的氧化，已提出通过去除插入接触孔中的金属导电塞的最上端来形成膜槽(cavity)，然后在膜槽中通过喷镀形成导电膜、例如氮化钛(TiN)膜，从而形成具有高度抗氧化效果的导电塞(例如，参考专利文件2日本特开2001-284548号)。然而，在这种方法中，在最上端位置具有氮化钛膜的导电塞要与Ir/IrO2下电极相接触。
此外，作为一种确保铁电电容器的良好电特性的方法，已提出使用氮化钛通过气相沉积来形成接触塞(contact plug)自身，并且在接触塞上形成由IrO2制成的下电极(例如，参考专利文件3日本特开2000-114482号)。
但是，上面描述的传统方法旨在防止氧化，而电容器的晶体取向却一点也没有考虑。
当Ti膜在PLA工艺之后形成的时候，结晶品质变成很好，且电容器的铁电材料的定向性也能很好地维持。然而，由于下部(inferiority)的抗氧化效果不好，就不能在导电塞和电容器之间得到充分的电性接触。
另一方面，当通过喷镀或气相沉积的方法形成的氮化钛膜嵌入在导电塞和电容器之间时，能得到良好的抗氧化效果；然而，却不能够得到满意的结晶品质。
发明内容
因此，本发明提供一种具有具备良好电特性的铁电电容器的半导体器件，该器件能同时提供优良的结晶品质(crystal quality)和充分的抗氧化效果。本发明还提供一种制造该半导体器件的方法。此外，本发明提供了一种需要良好定向性的薄膜器件。
依照本发明的一个实施例，通过喷镀或气相沉积直接形成氮化钛(TiN)膜的方法被取代；首先形成钛(Ti)膜，然后，在含氮的气氛中应用RTA(快速热退火)工艺使钛膜氮化，以形成氮化钛膜。利用这种方法，能够改善氮化钛膜的结晶品质，同时保持了阻氧特性。
在一个更优选实例中，在晶片上进行PLA(等离子体退火)预处理后形成Ti膜，再通过在含氮的气氛中应用PLA工艺将钛膜氮化以形成氮化钛膜。因而，与通过不采用PLA预处理使钛膜氮化而成的氮化钛膜相比较而言，可获得一种具有更加良好的结晶品质的氮化钛膜。
特别地，依照本发明的第一方案，提供一种半导体器件。该半导体器件包括电容器，其将氮化钛膜用作下电极的一部分，且该氮化钛膜为将应用PLA工艺后形成的钛(Ti)膜氮化而获得的。
优选地，在通过摇摆曲线(rocking curve)方法测得的XRD(X光衍射)图形中，氮化钛膜的(111)面位于峰值处的FWHM(半高宽值)介于2°到7°的范围内。
更优选地，位于峰值处的FWHM介于3°到5°的范围内。
依照本发明的第二方案，提供一种薄膜器件。该薄膜器件包括半导体衬底，半导体衬底上的氮化钛膜，以及氮化钛膜上的定向膜。在该薄膜器件中，在通过摇摆曲线方法测得的XRD图形中，氮化钛膜的(111)面位于峰值处的FWHM介于2°到7°的范围内。更优选地，位于峰值处的FWHM介于3°到5°的范围内。
定向膜包括金属薄膜、介电薄膜、压电薄膜、导电氮化膜、导电氧化膜或铁电薄膜。当定向膜为金属薄膜如Ir膜或Pt膜、或者为导电氮化膜如TiAlN膜的时候，在定向膜上可形成介电薄膜、压电薄膜和/或铁电薄膜。
依照本发明的第三方案，提供一种半导体器件的制造方法。该半导体器件的制造方法包括步骤在绝缘膜中形成接触塞，以连接到半导体衬底上的元件；在NH3气氛中对绝缘膜应用PLA工艺；在接触塞上形成钛膜；将钛膜氮化，以形成氮化钛膜，用作电容器下电极的一部分；以及在氮化钛膜上形成金属膜，用作电容器下电极的另一部分。
在优选实例中，PLA(等离子体退火)预处理执行5秒或更长时间，更优选地，执行的时间范围为5秒至240秒。通过在钛膜形成之前执行PLA工艺，由摇摆曲线方法测得的氮化钛膜的(111)面位于峰值处的FWHM可集中于3°到5°的范围内，并且下电极金属的(111)面位于峰值处的FWHM可集中于2°到3°的范围内。
当用上述方法获得的氮化钛膜用作铁电电容器的下电极的一部分时，铁电电容器的电特性能够得到很大程度的改善。
通过以下结合附图的详细说明，本发明的其它目的和进一步的特点将更为清楚，在附图中图1A为示出包括本发明实施例在内的五种下电极膜的XRD(X光衍射)图形的曲线图；图1B为图1A中显示的曲线的峰值部分放大的曲线图；图2A为通过摇摆曲线方法测得的氮化钛的(111)面峰值图形的曲线图，该氮化钛材料用作下电极的一部分；图2B为通过摇摆曲线方法测得的Ir的(111)面峰值图形的曲线图，该Ir材料用作下电极的另一部分；图3A为示出氮化钛膜的(111)面和Ir膜的(111)面的FWHM(半高宽值)的测量结果的表格，其中所述氮化钛膜和Ir膜用作下电极元件；图3B为示出氮化钛的(111)面和Ir的(111)面的FWHM与PLA时间的函数关系的曲线图；图4A为示出依照本发明实施例形成半导体器件的第一个工艺的示意图；图4B为示出依照本发明实施例形成半导体器件的第二个工艺的示意图；图4C为示出依照本发明实施例形成半导体器件的第三个工艺的示意图；图4D为示出依照本发明实施例形成半导体器件的第四个工艺的示意图；图4E为示出依照本发明实施例形成半导体器件的第五个工艺的示意图；
图4F为示出依照本发明实施例形成半导体器件的第六个工艺的示意图；图4G为示出依照本发明实施例形成半导体器件的第七个工艺的示意图；以及图5为示出依照本发明实施例在半导体器件的制造方法中形成铁电电容器的过程的流程图。
具体实施例方式
下面将参照附图对本发明的实施例进行详细说明。
首先，请参照图1A、图1B、图2A和图2B，本发明的基本原理描述如下。在图1A到图2B中，依照本发明实施例的下电极特性将与由传统技术形成的下电极特性进行比较而显示。图1A为示出包括本发明实施例在内的五种下电极膜的XRD(X光衍射)图形的曲线图。图1B为图1A中显示的曲线的峰值部分放大的曲线图。图2A为示出通过不同方法形成为下电极膜的氮化钛膜的摇摆曲线的曲线图。图2B为示出形成为下电极膜的Ir膜的摇摆曲线的曲线图。
在图1A和图1B中，五种类型的下电极样本形成在二氧化硅/硅衬底上，且每一种样本的XRD图形应用2θ/θ方法测量。在下电极膜(薄膜)的(111)面上进行测量。
在图1A和图1B中，图形(a)是Ir/Ti样本的XRD图形，其中在二氧化硅/硅衬底上形成Ti膜而不执行PLA预处理，且使用现有技术在其上形成Ir膜。
在图1A和图1B中，图形(b)是Ir/Ti样本的XRD图形，其中应用PLA工艺后在二氧化硅/硅衬底上形成Ti膜，且使用公知技术在其上形成Ir膜(参考专利文件1)。
在图1A和图1B中，图形(c)是在本发明实施例中用作下电极膜的Ir/TiN样本的XRD图形，其中应用PLA工艺后在二氧化硅/硅衬底上形成Ti膜，然后在氮气气氛中对Ti膜应用RTA(快速热退火)工艺以将Ti膜氮化成为氮化钛膜，再在氮化钛膜上形成Ir膜。
在图1A和图1B中，图形(d)是Ir/PLA-TiN样本的XRD图形，其中应用PLA工艺后，通过如喷镀或气相沉积的工艺，在二氧化硅/硅衬底上直接沉积氮化钛膜，再在其上形成Ir膜。这是一个用于比较的实例。
在图1A和图1B中，图形(e)是在本发明实施例中用作下电极膜的Ir/TiN样本的XRD图形，其中形成Ti膜，而不需在形成钛膜之前应用PLA工艺；在氮气气氛中应用RTA工艺对Ti膜进行氮化而形成氮化钛膜，再在其上形成Ir膜。
在图1B中，图形(c)和(e)的氮化钛峰值PTiN介于硅的峰值PSi和铱的峰值PIr之间，图形(b)示出钛的峰值PTi。
图2A为示出通过摇摆曲线方法测得的几个样本的氮化钛的(111)面的峰值图形的曲线图，图2B为示出通过摇摆曲线方法测得的几个样本的Ir的(111)面的峰值图形的曲线图。图2A和图2B中示出的峰值图形(a)到(e)为从相同的样本获得的，所述样本通过结合图1A和图1B的XRD图形(a)到(e)而得到说明。如图2A和图2B所示，在图形(d)中，应用PLA工艺后，通过喷镀工艺或气相沉积工艺，在二氧化硅/硅衬底上沉积氮化钛膜自身，再在其上形成Ir膜；图中既没有显示出氮化钛膜的峰值，也没有显示出氮化钛膜上的Ir膜的峰值，因此可以理解为晶体取向是不令人满意的。也就是说，即使直接沉积的氮化钛膜用于需要良好定向性的元件，例如铁电电容器、压电元件、液晶元件等，这也意味着该元件不起作用。
另一方面，图形(c)通过该实施例的样本测得，其中应用PLA工艺后在二氧化硅/硅衬底上形成Ti膜，并通过在氮气气氛中对Ti膜应用RTA工艺而形成氮化钛膜，再在氮化钛膜上形成Ir膜；在图中氮化钛膜显示出了一个清楚的尖峰(请参考图2A)，并且氮化钛膜上形成的Ir膜同样显示出锐利的尖峰(请参考图2B)。在上述的下电极上形成的铁电膜的定向性大为改善，并且由该铁电膜形成的铁电电容器显示出良好的极化特性。
同样地，在依照本发明实施例的图形(e)中，其中在硅衬底上形成Ti膜而不应用PLA工艺，并且通过在氮气气氛中对Ti膜应用RTA工艺而形成氮化钛膜，再在氮化钛膜上形成Ir膜；在图中氮化钛膜显示出一个平缓的尖峰(请参考图2A)。然而，当在图形(e)中的氮化钛膜与在图形(d)中通过喷镀工艺直接形成的氮化钛膜进行比较时，在图形(e)中的氮化钛膜和其上的Ir膜表现出了良好的结晶品质(请参考图2A和2B)。
如图2B所示，在利用现有技术的图形(b)中，其中应用PLA工艺后在二氧化硅/硅衬底上形成Ti膜，并且在Ti膜上形成Ir膜；在图中Ir膜显示出一个良好的尖峰，由此，Ir膜显示出用作下电极的良好的结晶品质。然而，正如上面提到的，Ti膜容易被氧化并且没有起到阻氧膜的作用。
当对本发明实施例的图形(c)和(e)进行比较时，返回到图1B，在没有应用PLA预处理而仅通过氮化沉积的Ti膜而得到的氮化钛膜中(图形(e))，XRD的峰值位置从图形(c)的峰值位置上有了移位，并且图形(e)的峰(PTiN)比图形(c)的峰钝化。在XRD图形中，因为峰值位置依赖于晶格常数而有所不同，所以在没有应用PLA工艺而氮化的氮化钛膜中(图形(e))，其晶格常数与最初的氮化钛所对应的有些偏离。也就是说，氮化钛膜未完全氮化。换句话说，可以理解为在形成Ti膜之前的PLA工艺强化了Ti的氮化。
在本发明实施例中下电极的图形(c)和(e)都具有良好的结晶品质和阻氧特性。然而，应用了PLA工艺的图形(c)有着更良好的结晶品质(定向性)。
图3A是一个表格，示出在图1A到图2B中所示的上述(a)到(e)五种图形位于峰值处的FWHM(半高宽值)的测量结果。在图3A中，示出用作下电极元件的Ir膜的FWHM和氮化钛膜的FWHM。
在通过喷镀工艺等直接沉积的氮化钛膜中(图形(d))，峰值本身不存在，因而无法测量FWHM。
在来自一样本(其中，使用现有技术在Ti膜上仅形成Ir膜)的图形(a)中，Ir膜的FWHM超过5°，并且对改善铁电材料定向性的贡献较低。此外，Ti膜具有较低的阻氧特性。
在来自一样本(其中，应用PLA工艺后形成Ti膜且使用现有技术在Ti膜上形成Ir膜)的图形(b)中，在(111)面上的Ir膜的FWHM是较佳的2.9°。然而，与图形(a)中相似，Ti膜仅有较低的阻氧特性。
在本发明实施例的图形(c)中，Ti(111)膜在应用PLA工艺后形成，并通过在氮气气氛中经RTA工艺而氮化，再在氮化钛膜上形成Ir膜；该图形中，在(111)面上的Ir膜的FWHM是2.8°，而在(111)面上的氮化钛膜的FWHM是3.7°。因此，这显示了良好的结晶品质。在上述的下电极膜上形成的铁电膜的定向性得到改善，并且电容器能够具有良好的极化特性。通过由PLA工艺进行调整，可使氮化钛膜的FWHM很小，即约为2°。
在本发明实施例的图形(e)中，在二氧化硅/硅衬底上形成Ti膜而没有应用PLA预处理，并通过在氮气气氛中对Ti膜应用RTA工艺进行氮化而形成氮化钛膜，再在氮化钛膜上形成Ir膜；该图形中，(111)面上的Ir膜的FWHM是4.9°，而(111)面上的氮化钛膜的FWHM是6.9°。
图3B为氮化钛膜和氮化钛膜上的Ir膜的FWHM与PLA时间的函数关系曲线图。如图3A所示图表中指出，未经过PLA预处理的氮化钛(111)面的FWHM是6.9°；然而，该FWHM可通过执行PLA预处理以及增加PLA时间而减小。为了更准确，通过执行PLA预处理5秒或更长时间，氮化钛(111)面的FWHM可集中于3°到5°的范围内，并且Ir/氮化钛(氮化钛膜上的Ir(111)面)的FWHM可集中于2°到3°的范围内。
上述数据可以支持以下结论当其XRD图形的FWHM范围为2°到7°、优选为3°到5°的氮化钛膜用作下电极的一部分时，良好的阻氧特性和结晶品质能够同时获得。在这情况下，在氮化钛膜上方形成的Ir膜的XRD图形的FWHM为2°到5°，优选为2°到3°。
图4A到图4G为示出制造半导体器件工艺的示意图，其中上述的氮化钛膜用作电容器下电极的一部分。
如图4A所示，首先，将多个MOS晶体管20形成在阱区12中，该阱区12是用现有的方法在衬底10上通过多个隔离区11隔离出的。形成用于保护MOS晶体管20的覆盖绝缘膜21(例如，SiON膜)，沉积第一介电中间层22，并且形成到达MOS晶体管20的杂质扩散区(源极和漏极)的接触塞30。在形成接触塞30的过程中，例如，在第一介电中间层22中开出的接触孔(未显示)中通过喷镀形成TiN/Ti胶层30a，用CVD(化学气相沉积)方法沉积钨(W)层30b，以及在此之后，应用CMP(化学机械抛光)工艺，从而使表面平整。
接下来，如图4B所示，下电极膜40、50和60、铁电膜70、以及上电极膜80和90依次沉积在整个表面上。在该实施例中，下电极薄膜为氮化钛膜40、TiAlN膜50以及Ir膜60。更详细地，为了提高定向性，形成一层厚度为20nm的Ti膜，然后通过在650℃的氮气气氛(流速为10slm)中持续两分钟对Ti膜应用RTA工艺而形成氮化钛膜40。也就是说，Ti膜被氮化，从而形成氮化钛膜40。
优选地，在形成Ti膜之前，在NH3气氛中执行PLA预处理。此实例中执行PLA的条件如下例如，衬底温度是400℃，提供到衬底上的13.56MHz的高频电源的功率是100W，提供到等离子体产生区上的350kHz的高频电源的功率是55W，并且处理时间是60秒。接下来，通过喷镀形成用作阻氧膜的厚度为100nm的TiAlN膜50，以及形成用作电极膜的厚度为100nm的Ir膜60。此外，用MOCVD(金属有机化学气相沉积)方法沉积用作第一层且厚度为5nm的PZT膜，并在第一层上依次形成厚度为115nm的Pb(Zr，Ti)O3[PZT]膜；至此，形成了铁电膜70。此时，衬底温度是620℃，并且压力是666Pa(5Torr)。此外，在铁电膜70上，通过喷镀形成用作铁电电容器的上电极膜一部分的厚度为150nm的IrO2膜80，此外，在IrO2膜80上形成厚度为50nm的Ir膜90(上电极膜的一部分)。在这之后，为了修复形成上电极膜80和90所造成的对铁电膜70的损害，应用恢复退火(recoveryannealing)工艺。在该实施例中，炉内退火工艺在退火炉中的氧气气氛中以550℃的温度进行60分钟。
接下来，如图4C所示，形成具有堆叠结构的铁电电容器75，该堆叠结构由上电极72(由上电极膜90和80形成)、铁电膜70和下电极71(由下电极膜60、50和40形成)形成。更详细地，用光刻方法形成预定的硬质掩模(未显示)，再把上电极膜90和80、铁电膜70、以及下电极膜60、50和40的区域中没有被硬质掩模覆盖的地方通过蚀刻工艺依次去除。
接下来，如图4D所示，沉积一层氧化铝保护膜100，并且在氧气气氛中以550℃的温度进行炉内退火60分钟。
接下来，如图4E所示，形成第二介电中间层110，并且通过CMP工艺使第二介电中间层110的表面平整。在这种情况下，第二介电中间层110是使用HDP(高密度等离子体)设备形成的氧化膜，从用作铁电电容器75的上电极一部分的Ir膜90的上表面到第二介电中间层110的平整表面之间的厚度是300nm。
接下来，如图4F所示，通过制模和蚀刻的方式，形成到达接触塞30的接触孔(未显示)，然后形成用作阻隔金属层或胶层的氮化钛膜120a和用作接触金属的W(钨)膜120b，并且用CMP工艺使表面平整。至此，就形成了接触塞120。
接下来，如图4G所示，形成连接到铁电电容器75的上电极72的接触孔(未显示)，然后在该接触孔中形成用作阻隔金属的氮化钛膜130a和用作接触金属的W(钨)膜130b，并且用CMP工艺使氮化钛膜130a和W膜130b的表面平整。至此，就形成了接触塞130。进一步，用TiN/Al/TiN膜形成第一层金属布线140。每层膜的厚度如下例如，氮化钛膜140a的厚度是70nm，Al膜140b的厚度是360nm，氮化钛膜140c的厚度是50nm。在形成第一层金属布线140之后，应用曝光工艺和蚀刻工艺，并且通过形成第三介电中间层(未显示)来进行多层布线的形成工艺。
图5是一个流程图，显示依照本发明实施例在半导体器件的制造方法中形成铁电电容器的过程。
参考图5所示的流程图来描述该过程。
首先，形成连接到MOS晶体管20的杂质扩散区的接触塞30(步骤S101)。接着，在NH3气氛中以400℃的温度将PLA工艺进行1分钟(步骤S102)。形成Ti膜(步骤S103)。在这之后，通过以650℃在氮气气氛(10slm)中对Ti膜应用RTA工艺持续两分钟，形成氮化钛膜40(步骤S104)。形成TiAlN膜50(步骤S105)，并形成Ir膜60(步骤S106)。此外，通过MOCVD方法形成用作铁电膜的PZT膜(步骤S107)，并且依次形成用作上电极元件的IrO2膜80和Ir膜90(步骤S108和S109)。
接下来，通过层叠例如氮化钛膜和TEOS(原硅酸四乙酯)膜，而且以预定的图案制模，来形成硬质掩模(步骤S110)。通过利用硬质掩模来蚀刻Ir膜90、IrO2膜80、铁电膜70、Ir膜60、TiAlN膜50和氮化钛膜40，形成具有预定形状的铁电电容器75(步骤S111)。
在上述的实施例中，解释了本发明的方案。然而，本发明不局限制于该实施例。例如，本发明可用于将例如Pt的材料用作下电极的堆叠结构或平面结构。在本发明的实施例中，当形成铁电膜时，使用了喷镀方法和MOCVD方法。然而，其它的膜形成方法，如旋转涂布(spin-on)法和溶胶-凝胶(sol-gel)法，都能用作铁电膜的形成方法。此外，其它的材料也可用作铁电材料。再者，不脱离本发明的范围可进行各种变化和改型。
因为本发明实施例的氮化钛膜高度地定向于(111)方向，因此只要反映底层定向性的材料用于电容器结构，该氮化钛膜就可以应用于各种类型的电容器结构。此外，氮化钛膜在需要良好定向性和阻氧特性的各种器件中可用作导电膜。
本发明实施例的氮化钛膜可用于薄膜器件，包括需要良好定向性的压电器件和液晶器件。在这些薄膜器件中，定向膜可形成在氮化钛膜上方，该氮化钛膜在通过摇摆曲线方法测得的XRD图形中(111)面上位于峰值处的FWHM从2°到7°，更优选地，从3°到5°。
定向膜例如为由Ir、Pt等制成的金属薄膜，如TiAlN膜的导电氮化膜，导电氧化膜，介电薄膜，压电薄膜和铁电薄膜。当定向膜是Ir膜、Pt膜或TiAlN膜时，介电薄膜、压电薄膜和铁电薄膜可进一步形成在定向膜上。
在上述的任何一种情况中，通过PLA预处理与将Ti膜氮化的结合，能够制成具有高定向性和良好阻氧特性的氮化钛膜。在这种情况下，形成于氮化钛膜上方的膜的定向性也得以提高，反映出底层氮化钛膜的高定向性。
权利要求
1.一种半导体器件，包括电容器，其具有作为下电极一部分的氮化钛膜，其中氮化钛膜是通过对等离子体退火预处理之后形成的钛膜进行氮化而获得的。
2.一种半导体器件，包括电容器，其具有作为下电极一部分的氮化钛膜，其中在通过摇摆曲线方法测得的XRD(X光衍射)图形中，氮化钛膜的(111)面位于峰值处的FWHM(半高宽值)处于2°到7°的范围内。
3.根据权利要求2所述的半导体器件，其中位于峰值处的FWHM处于3°到5°的范围内。
4.根据权利要求2所述的半导体器件，还包括在氮化钛膜上的金属膜，该金属膜作为下电极的一部分，其中在通过摇摆曲线方法测得的XRD图形中，金属膜的(111)面位于峰值处的FWHM处于2°到5°的范围内。
5.根据权利要求3所述的半导体器件，还包括在氮化钛膜上的金属膜，其作为下电极的一部分，其中在通过摇摆曲线方法测得的XRD图形中，金属膜的(111)面位于峰值处的FWHM处于2°到3°的范围内。
6.根据权利要求4所述的半导体器件，还包括在氮化钛膜和金属膜之间的阻氧膜。
7.根据权利要求5所述的半导体器件，还包括在氮化钛膜和金属膜之间的阻氧膜。
8.一种薄膜器件，包括半导体衬底；在半导体衬底上的氮化钛膜；以及在氮化钛膜上的定向膜；其中在通过摇摆曲线方法测得的XRD图形中，氮化钛膜的(111)面位于峰值处的FWHM处于2°到7°的范围内。
9.根据权利要求8所述的薄膜器件，其中氮化钛膜的(111)面位于峰值处的FWHM处于3°到5°的范围内。
10.根据权利要求8所述的薄膜器件，其中定向膜包括Ir膜、Pt膜和TiAlN膜。
11.根据权利要求8所述的薄膜器件，还包括在定向膜上形成的介电薄膜、压电薄膜和/或铁电薄膜。
12.一种半导体器件的制造方法，包括如下步骤在绝缘膜中形成接触塞，使其能连接到半导体衬底上的元件；在NH3气氛中对绝缘膜应用PLA预处理；在接触塞上形成钛膜；将钛膜氮化以形成作为电容器下电极的一部分的氮化钛膜；以及在氮化钛膜上形成作为电容器下电极的另一部分的金属膜。
13.根据权利要求12所述的半导体器件的制造方法，其中该氮化步骤包括在含氮的气氛中以650℃的半导体衬底温度退火钛膜两分钟。
14.根据权利要求12所述的半导体器件的制造方法，还包括步骤在氮化钛膜和金属膜之间形成阻氧膜。
15.根据权利要求12所述的半导体器件的制造方法，还包括步骤通过在金属膜上依次形成铁电膜和上电极膜来形成铁电电容器。
16.根据权利要求12所述的半导体器件的制造方法，其中该PLA预处理执行5秒或更长时间。
17.根据权利要求12所述的半导体器件的制造方法，其中该PLA预处理执行预定的时间，从而在由摇摆曲线方法测得的XRD图形中氮化钛膜的(111)面位于峰值处的FWHM集中于3°到5°的范围内，并且，在由摇摆曲线方法测得的XRD图形中金属膜的(111)面位于峰值处的FWHM集中于2°到3°的范围内。
全文摘要
本发明揭示了一种半导体器件的制造方法。该制造方法包括步骤在绝缘膜中形成接触塞，使其能连接到半导体衬底上的元件；在NH
文档编号H01L21/3205GK1917148SQ20061011562
公开日2007年2月21日 申请日期2006年8月17日 优先权日2005年8月17日
发明者松浦修武 申请人:富士通株式会社