专利名称：具有固定的通道离子的半导体器件的制作方法
技术领域：
本发明大致涉及用于制造半导体器件的方法，并且更明确地说，本发明涉及下述制造半导体器件的方法，其使得半导体基板受到温度范围从770至830℃的热处理以固定通道离子，接着形成高温氧化物(HTO)膜。该方法由此避免栅极的临界电压由于通道离子的扩散而改变。
背景技术：
由于半导体器件的高度集成，凹形栅极被形成以调整栅极的临界电压。半导体基板的一个局部的栅极部分具有一个有源区，其中一个植入通道离子的部分部分地被蚀刻以形成一个凹陷部分。为了形成用于形成凹陷部分的硬掩模图案，氧化物膜以及抗反射膜被使用。该氧化物膜包含具有相当快的沉积速度的PE-TEOS膜或TEOS膜。该PE-TEOS膜或TEOS膜在700℃的温度下被形成。680至700℃的温度范围是用于扩散分布在该植入通道离子的部分中的杂质之最佳的温度。此现象被称为TED(热强化扩散)，此造成栅极的临界电压在形成栅极的工序中改变。在NMOS的情形中，临界电压被降低。在PMOS的情形中，临界电压被升高。此种临界电压的改变使得高度集成的半导体器件的电气特性劣化。
发明内容
各种实施例旨在提供一种用于制造半导体器件的方法，其利用最佳的温度及氧化物膜材料以避免栅极的临界电压由于TED而改变。
根据本发明的一个实施例，一种用于制造半导体器件的方法包括在具有器件隔离膜的半导体基板上执行植入通道离子工序；使得该半导体基板受到温度范围从770至830℃的热处理，以固定这些通道离子；降低该半导体基板的温度以在该半导体基板之上形成HTO(高温氧化物)膜以及抗反射膜；部分地蚀刻该HTO膜以及抗反射膜以露出该半导体基板的预设的部分；以及蚀刻该露出的半导体基板以形成凹陷部分(凹陷区域)，并且移除该HTO膜以及抗反射膜以在该凹陷部分之上形成栅极。
根据本发明的一个实施例，一种用于制造半导体器件的方法包括在具有器件隔离膜的半导体基板上执行植入通道离子的工序；在770至830℃的温度范围下执行高温沉积的工序，以在该半导体基板之上形成HTO膜；在该HTO膜之上形成抗反射膜；部分地蚀刻该HTO膜以及抗反射膜以露出该半导体基板的预设的部分；以及蚀刻该露出的半导体基板以形成凹陷部分，并且移除该HTO膜以及抗反射膜以在该凹陷部分之上形成栅极。
本发明的其它观点及优点在阅读以下的详细说明且参考附图之后将会变得明显，其中图1a至1e是描绘根据本发明的一个实施例的一种用于制造半导体器件的方法的横截面图；图2a至2c是描绘根据本发明的一个实施例的一种用于形成球状类型的凹陷区域的方法的横截面图；图3a至3f是描绘根据本发明的一个实施例的一种用于制造半导体器件的方法的横截面图；图4是描绘温度与时间随临界电压的变化量而变化的图；图5是描绘临界电压随温度的变化的图；以及图6是描绘临界电压随时间的变化的图。
具体实施例方式
本发明将参考附图加以详细地描述。
图1a至1e是描绘根据本发明的一个实施例的一种用于制造半导体器件的方法的横截面图。
界定有源区120的器件隔离膜130被形成在半导体基板100之上。该器件隔离膜130包含藉由STI(浅沟槽隔离)工序所形成的HDP(高密度等离子)氧化物膜。
在该半导体基板100的有源区120上执行植入通道离子的工序，以在该有源区120上形成植入通道离子的部分140。
该半导体基板100受到770℃至830℃的温度范围的热处理，以将通道离子固定在该植入通道离子的部分140中。该热处理工序在800℃至810℃的温度范围被执行20～45分钟。
在该半导体基板100的温度被降低之后，HTO(高温氧化物)膜150以及抗反射膜160依序地形成在该半导体基板之上。HTO膜150是在超过750℃的温度形成的氧化物膜，其减低临界电压的改变。
该HTO膜150以及抗反射膜160部分地被蚀刻以形成HTO图案155以及抗反射图案165，该等图案露出该半导体基板的凹陷部分。
该露出的半导体基板100被蚀刻以形成凹陷部分170。
该HTO图案155以及抗反射图案165被移除以在该凹陷部分170之上形成栅极195。该栅极195具有包含用于填充该凹陷部分170的多晶硅层180、形成在该多晶硅层180之上的金属层185、以及硬掩模层190之沉积结构。
图2a至2c是描绘根据本发明的一个实施例的一种用于形成球状类型的凹陷区域的方法的横截面图。
在该凹陷部分170被形成之后(请参见图1d)，间隙壁155S被形成在该凹陷部分170的侧壁处。该包含HTO膜的间隙壁受到770℃至830℃的温度范围的热处理5～15分钟。
该凹陷部分170的底部通过利用该HTO图案155、抗反射图案165以及间隙壁155S作为掩模而被等向性蚀刻，因而该凹陷部分170可以是一个球状类型的凹陷部分175。
该HTO图案155以及抗反射图案165被移除，并且栅极195被形成在该球状类型的凹陷部分175之上。
图3a至3f是描绘根据本发明的一个实施例的一种用于制造半导体器件的方法的横截面图。
界定一个有源区220的器件隔离膜230被形成在半导体基板200之上。该器件隔离膜230包含藉由STI(浅沟槽隔离)工序所形成的HDP(高密度等离子)氧化物膜。
在该半导体基板200的有源区220上执行植入通道离子工序，以在该有源区220上形成植入通道离子的部分240。
在该半导体基板200之上执行温度范围在770℃至830℃的高温沉积工序，以形成HTO膜250。接着，该抗反射膜260通过执行在800℃至810℃的温度范围的高温沉积工序而被形成在该HTO膜250之上。
该HTO(高温氧化物)膜250以及抗反射膜260部分地被蚀刻以形成HTO图案255以及抗反射图案265，该些图案露出该半导体基板的凹陷部分。该露出的半导体基板200被蚀刻以形成凹陷部分270。如同在图3f中所示，栅极可以形成在该凹陷部分270之上以获得半导体器件。
接着，间隙壁255S被形成在该凹陷部分270的侧壁处。该包含HTO膜的间隙壁255S受到770℃至830℃的温度范围的热处理5～15分钟。
该凹陷部分270的底部通过利用该HTO图案255、抗反射图案265以及间隙壁255S作为掩模而被等向性蚀刻，因而该凹陷部分270可以是球状类型的凹陷部分275。
该HTO图案255以及抗反射图案265被移除，并且栅极295被形成在该球状类型的凹陷部分275之上。
该HTO图案255以及抗反射图案265系被移除以在该凹陷部分275之上形成栅极295。该栅极295具有包含用于填充该凹陷部分275的多晶硅层280、形成在该多晶硅层280之上的金属层285、以及硬掩模层290之沉积结构。
图4是描绘温度与时间随临界电压的变化量而变化的曲线图。
该温度被展示为范围从775℃至840℃变化，而临界电压范围从-200至200mV变化(请参见区域A)。当根据用于形成具有预设厚度的氧化物膜的温度而确定的适当时间以矩形来显示在图上时，该密度被展示为在810℃至830℃的温度范围20～45分钟处是相当密集的(请参见区域A)。于是，用于使得该半导体基板受到热处理或是形成该氧化物膜的工序可稳定地被执行20～45分钟。
图5是描绘临界电压随温度的变化的图。
温度范围是从770℃至830℃，而临界电压的变化量(ΔVt)范围是从-200至200mV(请参见区域B)。当区域是由依据处理时间之不同的线来代表时，当临界电压的变化量在810℃达到0的时间范围是20至45分钟。
图6是描绘临界电压随时间的变化的图示。
时间范围是25至45分钟，而临界电压的变化量(ΔVt)范围是从-200至200mV(请参见区域C)。内含在区域C中的温度范围被展示范围是从775℃至830℃。
如上所述，根据本发明的一个实施例的一种用于制造半导体器件的方法包含使得半导体基板受到温度范围从770至830℃的热处理，以固定通道离子或是形成HTO膜，由此避免栅极的临界电压由于通道离子的扩散而改变，以改善半导体器件的电气特性及可靠度。
本发明的前述各种实施例的说明是为了举例及说明之目的而被提出的。其并非打算完全列举或是限制本发明到所披露的精确形式，而是完全可能从以上的教导或者从本发明的实施中获得修改及变型。因此，上述实施例是为了说明本发明的原理及其实际的应用而被选出及描述，以使得本领域的技术人员能够在各种实施例中且在适用于所思及的特定用途的各种修改下利用本发明。
权利要求
1.一种用于制造半导体器件的方法，该方法包括在具有器件隔离膜的半导体基板上执行植入通道离子工序；使得所述半导体基板受到温度范围从大约770至大约830℃的热处理，以固定通道离子；降低所述半导体基板的温度以在所述半导体基板之上形成高温氧化物膜以及抗反射膜；部分地蚀刻所述HTO膜以及抗反射膜以露出所述半导体基板的预设的部分；以及蚀刻该露出的半导体基板以形成凹陷部分，并且移除所述高温氧化物膜以及抗反射膜以在所述凹陷部分之上形成栅极。
2.根据权利要求1所述的方法，其中所述器件隔离膜包含藉由浅沟槽隔离工序所形成的高密度等离子氧化物膜。
3.根据权利要求1所述的方法，其中所述半导体基板的热处理被执行20～45分钟。
4.根据权利要求1所述的方法，其中热处理的温度范围是从800至810℃。
5.根据权利要求1所述的方法，其中该栅极具有下述沉积结构，所述沉积结构包含用于填充所述凹陷部分的多晶硅层、形成在所述多晶硅层之上的金属层、以及硬掩模层。
6.根据权利要求1所述的方法，其还包括形成所述凹陷部分，以在所述凹陷部分的侧壁处形成间隙壁；等向性蚀刻所述凹陷部分的底部，以形成球状类型的凹陷部分；以及移除所述高温氧化物膜以及抗反射膜，以在所述凹陷部分之上形成栅极。
7.根据权利要求6所述的方法，其中所述间隙壁包含高温氧化物膜。
8.根据权利要求6所述的方法，其中所述间隙壁受到温度范围从770至830℃的热处理5～15分钟。
9.一种用于制造半导体器件的方法，该方法包括在具有器件隔离膜的半导体基板上执行植入通道离子工序；在770至830℃的温度范围执行高温沉积工序，以在所述半导体基板之上形成高温氧化物膜；在所述高温氧化物膜之上形成抗反射膜；部分地蚀刻所述高温氧化物膜以及抗反射膜以露出所述半导体基板的预设的部分；以及蚀刻该露出的半导体基板以形成凹陷部分，并且移除所述高温氧化物膜以及抗反射膜以在所述凹陷部分之上形成栅极。
10.根据权利要求9所述的方法，其中所述器件隔离膜包含藉由浅沟槽隔离工序所形成的高密度等离子氧化物膜。
11.根据权利要求9所述的方法，其中所述形成高温氧化物膜的步骤被执行20～45分钟。
12.根据权利要求9所述的方法，其中所述高温沉积的温度范围是从770至830℃。
13.根据权利要求9所述的方法，其还包括形成所述凹陷部分，以在所述凹陷部分的侧壁处形成间隙壁；等向性蚀刻所述凹陷部分的底部，以形成球状类型的凹陷部分；以及移除所述HTO膜以及抗反射膜，以在所述凹陷部分之上形成栅极。
14.根据权利要求13所述的方法，其中所述间隙壁包含高温氧化物膜。
15.根据权利要求13所述的方法，其中所述间隙壁受到温度范围从770至830℃的热处理5～15分钟。
16.根据权利要求9所述的方法，其中所述栅极具有下述沉积结构，所述沉积结构包含用于填充所述凹陷部分的多晶硅层、形成在所述多晶硅层之上的金属层、以及硬掩模层。
全文摘要
公开一种用于制造半导体器件的方法，其包含使得半导体基板受到温度范围从770至830℃的热处理以固定通道离子，接着形一HTO膜。该方法由此避免栅极的临界电压由于通道离子的扩散而改变。
文档编号H01L21/335GK101064255SQ20061014591
公开日2007年10月31日 申请日期2006年11月23日 优先权日2006年4月25日
发明者金大永 申请人:海力士半导体有限公司