专利名称：可堆栈式半导体封装结构的制作方法
技术领域：
本发明涉及一种可堆栈式半导体封装结构，特别是涉及一种内含至少两芯 片的可堆栈式半导体封装结构。
背景技术：
请参考图1，其显示了现有可堆栈式半导体封装结构的剖视示意图。该现
有可堆栈式半导体封装结构1包括一第一基板11、一芯片12、一第二基板13、 复数条导线14及一封胶材料15。该第一基板11具有一第一表面111及一第 二表面112。该芯片12以覆晶方式附着至该第一基板11的第一表面111上。 该第二基板13利用一黏胶层16黏附于该芯片12上，该第二基板13具有一第 一表面131及一第二表面132，其中该第一表面131上具有复数个第一焊垫 133及复数个第二焊垫134。该第二基板13的面积以俯视观之会大于该芯片 12的面积，而使得该第二基板13有些部分会延伸于该芯片12之外，而形成 一悬空部分。
所述导线14电性连接该第二基板13的该第一焊垫133至该第一基板11 的第一表面lll。该封胶材料15包覆该第一基板11的第一表面lll、该芯片 12、所述导线14及部分该第二基板13，且暴露出该第二基板13的第一表面 131上的该第二焊垫134，而形成一封胶开口(Mold AreaOpening)17。在通常 情况下，该现有可堆栈式半导体封装结构1可以再叠放另一封装结构18或其 它组件于该封胶开口 17，其中该封装结构18的焊球181电性连接该第二基板 13的该第二焊垫134。
该现有可堆栈式半导体封装结构1本身通常仅内含一芯片(即该芯片12)， 因而使其应用受到限制。此外，由于该第二基板13会有悬空部分，该第一焊 垫133位于该芯片12相对位置的外围(即该悬空部分)，且该第一焊垫133与 该芯片12的边缘的相对位置间之距离定义为一悬空长度L1，经实验显示当该 悬空长度Ll大于该第二基板13的厚度Tl三倍以上的情况下在打线(WireBonding)作业时，该悬空部分会有摇晃或是震荡的情况，而不利打线作业的进 行。更有甚者，当打线作业时，第二基板13受到向下应力太大时，会造成该 第二基板13破裂(crack)。其次，由于会有上述摇晃、震荡或是破裂的情况， 因此该悬空部分不能太长，使得该第二基板13的面积受到限制，因而限制于 封胶开口 17暴露出该第二基板13的第一表面131上的该第二焊垫134的布 局空间。
因此，有必要提供一种创新且具进步性的可堆栈式半导体封装结构，以解 决上述现有技术之问题。
发明内容
为了解决上述现有技术之问题，本发明的主要目的在于提供一种可堆栈式 半导体封装结构，包括一第一基板、 一第一芯片、复数条第一导线、 一第一封 胶材料、 一第二基板、 一第二芯片、复数条第二导线、 一第二封胶材料、 一黏 着层、复数条第三导线及一第三封胶材料。第一基板具有一第一表面及一第二 表面。第一芯片具有一第一表面及一第二表面，第一芯片的第二表面附着于第 一基板的第一表面上。第一导线电性连接第一芯片的第一表面及第一基板的第 一表面。第一封胶材料包覆部分第一基板的第一表面、第一导线及部分第一芯 片的第一表面。
第二基板位于第一芯片上方，第二基板具有一第一表面及一第二表面，第 二基板的第一表面上具有复数个第一悍垫及复数个第二焊垫。第二芯片具有一 第一表面及一第二表面，第二芯片的第一表面附着于第二基板的第二表面上。 第二导线电性连接第二芯片的第二表面及第二基板的第二表面。第二封胶材料 包覆部分第二基板的第二表面、第二导线及第二芯片，第二封胶材料具有一第 二表面。黏着层用以将第二封胶材料的第二表面黏附于第一芯片的第一表面上 未被第一封胶材料包覆的区域。第三导线电性连接第二基板的第一表面的第一 焊垫及该第一基板的第一表面。第三封胶材料包覆第一基板的第一表面、第一 芯片、该第一封胶材料、第二封胶材料及部分第二基板，且暴露出第二基板的 第一表面上的第二焊垫。
本发明的可堆栈式半导体封装结构本身即包含至少两芯片(即该第一芯片 及该第二芯片)，因而可增加其芯片密度，且增加其应用。
本发明之目的特征及优点将以实施例结合附图进行详细说明。
图1为现有可堆栈式半导体封装结构的剖视示意图-, 图2为本发明可堆栈式半导体封装结构的第一实施例的剖视示意图； 图3为本发明可堆栈式半导体封装结构的第二实施例的剖视示意图； 图4为图3所示的可堆栈式半导体封装结构在忽略该第三封胶材料及该第 三导线的情况下的侧视示意图。
具体实施例方式
请参考图2，其显示了本发明可堆栈式半导体封装结构的第一实施例的剖 视示意图。该可堆栈式半导体封装结构2包括一第一基板21、 一第一芯片22、 复数条第一导线23、 一第一封胶材料24、 一第二基板25、 一第二芯片26、 复数条第二导线27、 一第二封胶材料28、 一黏着层29、复数条第三导线30 及一第三封胶材料31。
该第一基板21具有一第一表面211及一第二表面212。该第一芯片22具 有一第一表面221及一第二表面222，该第一芯片22的第二表面222利用一 第一黏着层32黏附于该第一基板21的第一表面211上。该第一导线23用以 电性连接该第一芯片22的第一表面221及该第一基板21的第一表面211 。该 第一封胶材料24包覆部分该第一基板21的第一表面211、该第一导线23及 部分该第一芯片22的第一表面211。即该第一封胶材料24并未完全包覆该第 一芯片22的第一表面211，该第一芯片22的第一表面211的中间区域暴露于 该第一封胶材料24之外。在本实施例中，该第一基板21、该第一芯片22、该 第一导线23及该第一封胶材料24即构成一个下封装结构。
该第二基板25位于该第一芯片22上方，该第二基板25具有一第一表面 251及一第二表面252，该第二基板25的第一表面251上具有复数个第一焊 垫253及复数个第二焊垫254。该第二芯片26具有一第一表面261及一第二 表面262，该第二芯片的第一表面261利用一第二黏着层33黏附于该第二基 板25的第二表面252上。该第二导线27电性连接该第二芯片26的第二表面 262及该第二基板25的第二表面252。该第二封胶材料28包覆部分该第二基
板25的第二表面252、该第二导线27及该第二芯片26。该第二封胶材料28 具有一第二表面281。在本实施例中，该第二基板25、该第二芯片26、该第 二导线27及该第二封胶材料28即构成一个上封装结构。
该黏着层29用以将该第二封胶材料28的第二表面281黏附于该第一芯片 22的第一表面221上未被该第 一封胶材料24包覆的区域。即在制造过程中， 该上封装结构及该下封装结构为分别封装完成，再将该上封装结构翻转180 度后利用该黏着层29黏附于该下封装结构上。
该第三导线30电性连接该第二基板25的第一表面251的该第一焊垫253 及该第一基板21的第一表面211。该第三封胶材料31包覆该第一基板21的 第一表面211、该第一芯片22、该第一封胶材料24、该第二封胶材料28及部 分该第二基板25，且暴露出该第二基板25的第一表面251上的第二焊垫254， 而形成一封胶开口34。在通常情况下，该可堆栈式半导体封装结构2可以再 叠放另一封装结构35或其它组件于该封胶开口 34，其中该封装结构35的焊 球351电性连接该第二基板25的该等第二悍垫254。
该可堆栈式半导体封装结构2本身即包含至少两芯片(即该第一芯片22及 该第二芯片26)，因而可增加其芯片密度，且增加其应用。
请参考图3，其显示了本发明可堆栈式半导体封装结构的第二实施例的剖 视示意图。本实施例的可堆栈式半导体封装结构4与该第一实施例的可堆栈式 半导体封装结构2大致相同，且相同的组件被赋予相同的编号。所不同的是， 本实施例的可堆栈式半导体封装结构4增加了一支撑胶体41的设计。该支撑 胶体41的优点如下，该第二基板25的面积以俯视观之大于第二封胶材料28 的面积，而使得该第二基板25有些部分会延伸于该第二封胶材料28之外，而 形成一悬空部分。该第一焊垫253位于该第二封胶材料28相对位置的外围(即 该悬空部分)，且该第一焊垫253与该第二封胶材料28的边缘的相对位置间的 距离定义为一悬空长度L2。在该第三导线30的打线作业时，该第二基板25 的悬空部分会摇晃，而造成打线作业的困难。因此，该支撑胶体41位于该第 二基板25的第二表面252下方，以支撑该第二基板252而克服该悬空部分会 摇晃的情况。在本实施例中，由于该支撑胶体41的支撑，因此即使当该悬空 长度L2大于该第二基板25的厚度T2三倍以上的情况下，在打线作业时，该 第二基板25的悬空部分不会有摇晃或是震荡的情况。
在本实施例中，该支撑胶体41位于该第一封胶材料24及该第二基板25 的第二表面252之间。然而可以理解的是，该支撑胶体41也可位于该第一芯 片22的第一表面221及该第二基板25的第二表面252之间，或是该第一基 板21的第一表面211及该第二基板25的第二表面252之间。
在本实施例中，该支撑胶体41为一环状的侧壁，其围绕出一空间，以容 置该第二封胶材料28。在本实施例中，该支撑胶体41为一第四封胶材料，其 以灌模(molding)方式形成。在其它应用中，该支撑胶体41为一点胶材料，其 以点胶方式形成。
请参考图4，其显示了图3的可堆栈式半导体封装结构在忽略该第三封胶 材料及该第三导线的情况下的侧视示意图。在本实施例中，该支撑胶体41的 侧壁上具有复数个透孔411，以利于该第三封胶材料31的流动。在其它应用 中，该透孔411由上至下贯穿该支撑胶体41的侧壁，使得该支撑胶体41由复 数个不连续的侧壁所组成。同样地，该不连续的侧壁也围绕出一空间，以容置 该第二封胶材料28。
以上所述仅为本发明其中的较佳实施例而已，并非用来限定本发明的实施 范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明专利范围所 涵盖。
权利要求
1.一种可堆栈式半导体封装结构，其特征在于，包括一第一基板，具有一第一表面及一第二表面；一第一芯片，具有一第一表面及一第二表面，该第一芯片的第二表面附着于该第一基板的第一表面上；复数条第一导线，电性连接该第一芯片的第一表面及该第一基板的第一表面；一第一封胶材料，包覆部分该第一基板的第一表面、所述第一导线及部分该第一芯片的第一表面；一第二基板，位于该第一芯片上方，该第二基板具有一第一表面及一第二表面，该第二基板的第一表面上具有复数个第一焊垫及复数个第二焊垫；复数条第三导线，电性连接该第二基板的第一表面的所述第一焊垫及该第一基板的第一表面；一第三封胶材料，包覆该第一基板的第一表面、该第一芯片、该第一封胶材料、该第二封胶材料及部分该第二基板，且暴露出该第二基板的第一表面上的所述第二焊垫；及其中该第一芯片的第二表面利用一第一黏着层黏附于该第一基板的第一表面上。
2. 如权利要求1所述的可堆栈式半导体封装结构，其特征在于，所述第二 芯片的第一表面利用一第二黏着层黏附于该第二基板的第二表面上。
3. 如权利要求1所述的可堆栈式半导体封装结构，其特征在于，更包括一 支撑胶体，位于该第二基板的第二表面下方，以支撑该第二基板。
4. 如权利要求4所述的可堆栈式半导体封装结构，其特征在于，所述支撑 胶体位于该第一封胶材料及该第二基板的第二表面之间。
5. 如权利要求4所述的可堆栈式半导体封装结构，其特征在于，所述支撑 胶体位于该第一芯片的第一表面及该第二基板的第二表面之间。
6. 如权利要求4所述的可堆栈式半导体封装结构，其特征在于，所述支撑 胶体位于该第一基板的第一表面及该第二基板的第二表面之间。
7. 如权利要求4所述的可堆栈式半导体封装结构，其特征在于，所述支撑胶体为一环状的侧壁，其围绕出一空间，以容置该第二封胶材料，该侧壁上具 有复数个透孔，以利于该第三封胶材料的流动。
8. 如权利要求4所述的可堆栈式半导体封装结构，其特征在于，所述支撑 胶体由复数个不连续的侧壁所组成，所述侧壁围绕出一空间，以容置该第二封 胶材料。
9. 如权利要求1所述的可堆栈式半导体封装结构，其特征在于，所述第一 焊垫位于该第二封胶材料相对位置的外围。
10. 如权利要求12所述的可堆栈式半导体封装结构，其特征在于，所述第 一焊垫与该第二封胶材料的相对位置间的距离定义为一悬空长度，该悬空长度 大于该第二基板的厚度三倍以上。
11. 如权利要求l所述的可堆栈式半导体封装结构，其特征在于，更包括 一第二芯片，具有一第一表面及一第二表面，该第二芯片的第一表面附着于该第二基板的第二表面上；复数条第二导线，电性连接该第二芯片的第二表面及该第二基板的第二表面；一第二封胶材料，包覆部分该第二基板的第二表面、所述第二导线及该第 二芯片，该第二封胶材料具有一第二表面；及一黏着层，用以将该第二封胶材料的第二表面黏附于该第一芯片的第一表 面上未被该第一封胶材料包覆的区域。
全文摘要
一种可堆栈式半导体封装结构，包括一上封装结构、一下封装结构、一黏着层、复数条导线及一封胶材料。该下封装结构中的芯片暴露出部分表面，该上封装结构倒置且利用该黏胶层黏附于该下封装结构的芯片上。所述导线电性连接该下封装结构的基板及该上封装结构的基板。该封胶材料包覆该上封装结构、该下封装结构、该黏着层及所述导线，且暴露出该上封装结构的基板的部分表面。借此，该可堆栈式半导体封装结构本身即包含至少两芯片，因而可增加其芯片密度，且增加其应用。
文档编号H01L23/488GK101192585SQ200610145800
公开日2008年6月4日 申请日期2006年11月21日 优先权日2006年11月21日
发明者卢勇利, 翁国良 申请人:日月光半导体制造股份有限公司