专利名称：半导体结构的形成方法及电阻的制作方法
技术领域：
本发明是有关于一种金属氧化物半导体晶体管(MOS)元件，特别是有关于一种具有位于同一半导体晶片上的数字及模拟MOS元件的集成电路的结构及其制造方法。
背景技术：
近年来，双载流子晶体管/双载流子互补型金属氧化物半导体晶体管(bipolar/BiCMOS)的集成电路设计以及制造已可将数字和模拟电路整合于同一集成电路晶片上。此技术已广泛地应用于具有数字核心电路(digital core)与模拟射频电路(analog RF circuit)结合的移动通讯系统。上述的数字与模拟电路会典型地形成多样化的元件。
为了提升互补型金属氧化物半导体晶体管(CMOS)的性能，形成了浅掺杂源/漏极(lightly doped drain/source，LDD)。对于数字CMOS元件，典型地为核心元件，会形成袋状注入区(pocketregion)以增加接面(junction)的陡峭度(abruptness)。图1显示了一现有的数字N型金属氧化物半导体晶体管(digital NMOS)，其包括位于半导体基底1中的浅掺杂源/漏极区2和袋状注入区4。浅掺杂源/漏极区2是以栅极6作为遮蔽物以注入不纯物形成，其大体上对准于栅极6的边缘。袋状注入区4典型地以斜向注入不纯物形成，使其延伸至栅极6的下方。源/漏极区8是以间隙壁10作为注入不纯物的遮蔽物形成。P型金属氧化物半导体晶体管(PMOS)具有类似的结构，是以类似的方法形成，而注入的不纯物为相反类型。
上述的制程需要两道光罩，第一光罩与第二光罩。第一光罩用以形成一图案化的光致抗蚀剂，遮蔽NMOS，以形成PMOS的浅掺杂源/漏极区和袋状注入区。第二光罩用以形成一图案化的光致抗蚀剂，遮蔽PMOS，以形成NMOS的浅掺杂源/漏极区和袋状注入区。由于每个光罩是用以形成浅掺杂源/漏极区和袋状注入区，所以浅掺杂源/漏极区和袋状注入区以耦合(coupled)方式形成。
然而，用于形成数字CMOS元件的光罩却不适合用于形成典型为输入/输出电路(I/O circuit)的模拟元件。相对于数字CMOS仅具有“开”和“关”的状态，模拟CMOS元件必须操作于此两种状态之间且对于不纯物的分布更加敏感。所以可以发现模拟CMOS元件对于袋状注入步骤更加敏感。值得注意的是，袋状注入区的形成可以降低模拟CMOS元件的本征增益(intrinsic gain)。此外，当形成袋状注入区时，模拟CMOS元件的临界电压(thresholdvoltage)变得较难控制，而使得元件的相配(device matching)更为困难。上述情况对于例如为差动放大器(differential amplifier)的模拟电路的设计会产生问题。因此，模拟元件最好不需要袋状注入区。
因为模拟CMOS元件的浅掺杂源/漏极区和袋状注入区为耦合，假使数字元件的袋状注入区用同一光罩形成，模拟元件的袋状注入区也会同时形成。结果第一光罩和第二光罩会改为仅形成数字MOS元件，而图案化的光致抗蚀剂会遮蔽模拟元件区域。会增加两道光罩，第三光罩与第四光罩，其中第三光罩用于形成模拟PMOS元件的浅掺杂源/漏极区，而第四光罩用以形成模拟NMOS元件的浅掺杂源/漏极区。上述的第三光罩和第四光罩是形成一图案化的光致抗蚀剂，遮蔽数字CMOS元件区域。
利用上述第一光罩、第二光罩、第三光罩和第四光罩，每个数字元件可具有浅掺杂源/漏极区和袋状注入区两个区域，而每个模拟元件仅具有浅掺杂源/漏极区。然而，现有的四个光罩组合不具有弹性，难以进一步提升元件的性能。同时，模拟MOS元件的重要性能之一，本征增益(intrinsic gain)也难以被调整。因此，需要一种具有弹性的形成浅掺杂源/漏极区和袋状注入区的方法。
发明内容
有鉴于此，本发明的主要目的是提供一种以去耦合(decoupling)方式形成集成电路设计中的浅掺杂源/漏极区和袋状注入区的方法，以改善现有技术的问题。
为达成发明的上述目的，本发明提供一种半导体结构的形成方法，包括提供一半导体晶片，其包含多个主动区。于上述主动区中形成多个栅极结构。利用一N-浅掺杂源/漏极光罩，形成多个N-浅掺杂源/漏极区于上述半导体晶片上。利用一N-袋状注入光罩，形成多个N-袋状注入区于上述半导体晶片上，其中N-袋状注入区为p型，以及其中该N-浅掺杂源/漏极光罩与该N-袋状注入光罩为不同光罩。利用一P-浅掺杂源/漏极光罩，形成多个P-浅掺杂源/漏极区于上述半导体晶片上；以及利用一P-袋状注入光罩，形成多个P-袋状注入区于上述半导体晶片上，其中P-袋状注入区为n型，以及其中该P-浅掺杂源/漏极光罩与该P-袋状注入光罩为不同光罩。
本发明所述的半导体结构的形成方法，其中该N-浅掺杂源/漏极光罩与该N-袋状注入光罩具有不同的图案。
本发明所述的半导体结构的形成方法，其中该P-浅掺杂源/漏极光罩与该P-袋状注入光罩具有不同的图案。
本发明所述的半导体结构的形成方法，其中用于一光罩形成的一光致抗蚀剂是择自下列族群，包括该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩，是暴露出全部数字MOS元件的多个主动区和多个选择模拟MOS元件的多个主动区。
本发明所述的半导体结构的形成方法，更包括于该栅极结构的多个侧壁上形成多个补偿间隙壁，其中形成该补偿间隙壁的步骤，于形成该N-浅掺杂源/漏极区、该P-浅掺杂源/漏极区步骤之前进行，以及于形成该N-袋状注入区与该P-袋状注入区的步骤之后进行。
本发明所述的半导体结构的形成方法，其中用于一光罩形成的一光致抗蚀剂择自下列族群，包括该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩，上述光罩至少包括一图案，其具有一边缘，落在一所述栅极结构上。
本发明所述的半导体结构的形成方法，其中使用该N-袋状注入光罩或该P-袋状注入光罩，不会形成浅掺杂源/漏极区于该半导体晶片上，以及使用该N-浅掺杂源/漏极光罩与该P-浅掺杂源/漏极光罩，不会形成袋状注入区于该半导体晶片上。
本发明所述的半导体结构的形成方法，更包括形成一光致抗蚀剂，其中该光致抗蚀剂的一图案仅位于该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩的其中之一。
为达成发明的另一目的，本发明另提供一种半导体结构的形成方法，特别涉及一种用以形成具有多个数字MOS元件和多个模拟MOS元件的集成电路的一组光罩的形成方法，包括提供一半导体晶片，其包含多个主动区；以及一N-浅掺杂源/漏极光罩、一N-袋状注入光罩、一P-浅掺杂源/漏极光罩以及一P-袋状注入光罩。上述N-浅掺杂源/漏极光罩适用于形成一第一光致抗蚀剂于一半导体晶片上，其中上述第一光致抗蚀剂是暴露出多个数字NMOS元件的多个主动区和多个选择模拟NMOS元件的多个主动区，且遮蔽多个选择模拟PMOS元件和多个数字PMOS元件的多个主动区。注入一n型不纯物以形成多个N-浅掺杂源/漏极区。上述P-浅掺杂源/漏极光罩适用于形成一第二光致抗蚀剂于一半导体晶片上，其中上述第二光致抗蚀剂是暴露出多个数字PMOS元件的多个主动区和多个选择模拟PMOS元件的多个主动区，且遮蔽多个选择模拟NMOS元件的多个主动区和多个数字NMOS元件的多个主动区。注入一p型不纯物以形成多个P-浅掺杂源/漏极区。上述N-袋状注入光罩适用于形成一第三光致抗蚀剂于一半导体晶片上，其中上述第三光致抗蚀剂是暴露出多个数字NMOS元件的多个主动区和多个选择模拟PMOS元件的多个主动区，且遮蔽多个选择模拟NMOS元件的多个主动区和多个数字PMOS元件的多个主动区。注入一p型不纯物以形成多个N-袋状注入区。上述P-袋状注入光罩适用于形成一第四光致抗蚀剂于一半导体晶片上，其中上述第四光致抗蚀剂是暴露出多个数字PMOS元件的多个主动区和多个选择模拟NMOS元件的多个主动区，且遮蔽多个选择模拟PMOS元件的多个主动区和多个数字NMOS元件的多个主动区。注入一n型不纯物以形成多个P-袋状注入区。
本发明所述的半导体结构的形成方法，其中至少一该第一光致抗蚀剂、该第二光致抗蚀剂、该第三光致抗蚀剂和该第四光致抗蚀剂暴露出该多个选择模拟MOS元件的多个源区或多个漏区其中之一，且覆盖其中另外一区。
本发明所述的半导体结构的形成方法，更包括形成多个栅极结构于该主动区中；于注入该n型不纯物以形成该多个N-浅掺杂源/漏极区和注入该p型不纯物以形成该多个P-浅掺杂源/漏极区的步骤前，形成多个补偿间隙壁于该栅极结构的多个侧壁上；以及其中形成该补偿间隙壁的步骤，于注入该p型不纯物以形成该多个N-袋状注入区和注入该n型不纯物以形成该多个P-袋状注入区的步骤之后进行。
本发明所述的半导体结构的形成方法，其中使用该N-袋状注入光罩与该P-袋状注入光罩，不会形成浅掺杂源/漏极区于该半导体晶片上，且使用该N-浅掺杂源/漏极光罩与该P-浅掺杂源/漏极光罩，不会形成袋状注入区于该半导体晶片上。
本发明所述的半导体结构的形成方法，更包括形成一光致抗蚀剂，其中该光致抗蚀剂的一图案仅位于该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩的其中之一。
本发明还提供一种电阻，其位于一集成电路中，所述电阻包括一掺杂区，其包括一p型不纯物和一n型不纯物其中之一；以及两个接触，每一个该接触是电性连接至该掺杂区的一末端，其中该掺杂区是包含一相同不纯物元素以及一大体上相同的不纯物元素浓度，以作为一金属氧化物半导体晶体管元件的一额外掺杂区。
本发明所述的电阻，其中该额外掺杂区是择自下列族群，包括一N-浅掺杂源/漏极区、一P-浅掺杂源/漏极区、一N-袋状注入区与一P-袋状注入区。
本发明所提供的半导体结构的形成方法及电阻，其中浅掺杂源/漏极区和袋状注入区为去耦合形成。可允许MOS元件的定制化且不需额外的光罩。
本发明所提供的半导体结构的形成方法及电阻，可以降低模拟MOS元件之间的失配，并提升其本征增益。
图1为现有的NMOS元件。
图2至图5为利用本发明较佳实施例形成的对称MOS元件。
图6至图11为利用本发明较佳实施例形成的非对称MOS元件。
图12至图15为利用本发明较佳实施例形成具有补偿间隙壁的MOS元件。
图16为电阻的剖面图。
具体实施例方式
以下利用制程剖面图，以更详细地说明本发明较佳实施例的半导体装置及其形成方法，在本发明各实施例中，相同的符号表示相同的元件。
本发明提供一种用于CMOS的浅掺杂源/漏极区和袋状注入区的形成方法。除了特别指定，显示的MOS元件为模拟元件。为了简化起见，仅显示浅掺杂源/漏极区和袋状注入区的形成。本领域技术人员当了解MOS元件的源/漏极区以及其他区的形成。每一个图式包括两个元件，一个NMOS和一个PMOS。在本发明的较佳实施例中，会使用四个光罩。除了不形成浅掺杂源/漏极区的特别元件设计需求，一第一光罩(以下皆称为“N-浅掺杂源/漏极(N-LDD)光罩”)是用以形成n型浅掺杂源/漏极区。上述N-浅掺杂源/漏极光罩(因此利用N-浅掺杂源/漏极光罩图案化光致抗蚀剂)，用以形成一图案化的光致抗蚀剂，遮蔽PMOS元件(包括数字和模拟PMOS元件)。以上述N-浅掺杂源/漏极光罩形成的图案化的光致抗蚀剂，未遮蔽数字NMOS元件(所以会形成N-浅掺杂源/漏极区)。一个较佳的N-浅掺杂源/漏极光罩可选择性地形成一图案化的光致抗蚀剂，遮蔽数字NMOS元件的主动区，所以可以定做数字NMOS元件。
在本发明的较佳实施例也提供一用以形成p型浅掺杂源/漏极区(P-LDD)的第二光罩(以下皆称为“P-浅掺杂源/漏极光罩”)、一用以形成p型袋状注入区的第三光罩(以下皆称为“N-袋状注入(N-Pocket)光罩”)和一用以形成n型袋状注入区的第四光罩(以下皆称为“P-袋状注入(P-Pocket)光罩”)。表1为上述光罩的用途一览表，同时显示利用上述光罩时光致抗蚀剂遮蔽的元件区域。
表1
“未遮蔽”是表示利用各种上述光罩图案化的光致抗蚀剂未遮蔽上述各元件区域(第1栏)以注入不纯物。“遮蔽”是表示利用上述各种光罩图案化的光致抗蚀剂遮蔽上述各元件区域(第1栏)，而并未形成各种浅掺杂源/漏极区或袋状注入区。“可选择的”是表示可依照元件设计的需求定做上述各元件区域。
使用包括上述四个光罩的光罩组合，浅掺杂源/漏极光罩并不用以形成袋状注入区，且袋状注入光罩并不用以形成浅掺杂源/漏极区，因此浅掺杂源/漏极区和袋状注入区为去耦合(decoupled)形成。
请注意表1仅供表示许多较佳方案的其中之一。在本发明较佳实施例中，由于浅掺杂源/漏极区和袋状注入区为去耦合形成，也可利用其他方案。举例来说，假使有数字PMOS元件不形成袋状注入区的特别需求，可于P-袋状注入光罩中，图案化的光致抗蚀剂遮蔽数字PMOS的主动区。不须额外的光罩即可满足此一需求。
使用表1的光罩方案可以形成四个对称(symmetric)MOS结构，其源/漏区具有同样的结构，且可形成六个非对称(asymmetric)MOS结构。如图2至图15所示的大多数结构仅较佳用于模拟元件。然而，可以理解的是，利用本发明的较佳实施例，图2至图15显示的结构皆可用以形成模拟元件和数字元件。
图2至图5显示对称MOS元件的较佳结构。请参照图2，其显示一包括位于半导体基底100中的N-浅掺杂源/漏极区34和N-袋状注入区32的NMOS元件200，以下说明的N-浅掺杂源/漏极区34为n型，N-袋状注入区32为p型。在本发明较佳实施例中，如图2所示的NMOS元件200和PMOS元件300较佳为数字MOS元件。为了形成上述结构，以N-浅掺杂源/漏极光罩和N-袋状注入光罩图案化的光致抗蚀剂，并未遮蔽所示的NMOS元件200的主动区，同时以P-浅掺杂源/漏极光罩和P-袋状注入光罩图案化的光致抗蚀剂，遮蔽NMOS元件200的主动区。相反地，PMOS元件300包括位于半导体基底100中的P-浅掺杂源/漏极区38和P-袋状注入区36，其中本发明的P-浅掺杂源/漏极区38为p型，P-袋状注入区36为n型。为了形成上述结构，以P-浅掺杂源/漏极光罩和P-袋状注入光罩图案化的光致抗蚀剂，并未遮蔽数字PMOS元件300的主动区，且以N-浅掺杂源/漏极光罩和N-袋状注入光罩图案化的光致抗蚀剂，遮蔽数字PMOS元件300的主动区。
在图3中，NMOS元件200具有N-浅掺杂源/漏极区34和P-袋状注入区36。由于MOS元件的浅掺杂源/漏极区和袋状注入区的掺杂不纯物为同型，如图3所示的结构较佳作为模拟元件。可利用未被N-浅掺杂源/漏极光罩和P-袋状注入光罩图案化的光致抗蚀剂遮蔽的模拟NMOS元件200的主动区，和未被P-浅掺杂源/漏极光罩和N-袋状注入光罩图案化的光致抗蚀剂遮蔽的模拟PMOS元件300的主动区，以形成上述结构。
在图4中的NMOS元件200和PMOS元件300分别仅具有P-袋状注入区36和N-袋状注入区32。为了形成上述结构，模拟NMOS元件200的主动区并未被P-袋状注入光罩图案化的光致抗蚀剂遮蔽，而模拟NMOS元件200的主动区被P-浅掺杂源/漏极光罩、N-浅掺杂源/漏极光罩和N-袋状注入光罩图案化的光致抗蚀剂遮蔽。类似地，PMOS元件300的主动区并未被N-袋状注入光罩图案化的光致抗蚀剂遮蔽，且PMOS元件300的主动区被N-浅掺杂源/漏极光罩、P-浅掺杂源/漏极光罩和P-袋状注入光罩图案化的光致抗蚀剂遮蔽。
在图5中的NMOS元件200和PMOS元件300分别仅具有N-浅掺杂源/漏极区34和P-浅掺杂源/漏极区38。为了形成上述结构，模拟NMOS元件200的主动区并未被N-浅掺杂源/漏极光罩图案化的光致抗蚀剂遮蔽，模拟NMOS元件200的主动区被P-浅掺杂源/漏极光罩、N-袋状注入光罩和P-袋状注入光罩图案化的光致抗蚀剂遮蔽。相反地，模拟PMOS元件300的主动区并未被P-浅掺杂源/漏极光罩图案化的光致抗蚀剂遮蔽，而模拟PMOS元件300的主动区被N-浅掺杂源/漏极光罩、N-袋状注入光罩和P-袋状注入光罩图案化的光致抗蚀剂遮蔽。
从上述讨论可以发现，本发明的较佳实施例中，MOS元件的浅掺杂源/漏极区和袋状注入区可依提供的光罩方案具有不同的组合。随着不同的组合，可以在不须增加光罩的情形下，满足更多定制化(customized)的需求。举例来说，假使作为低电感源/漏极区的模拟MOS元件的应用，可以采用图3的结构。由于形成的浅掺杂源/漏极区和袋状注入区两者的掺杂不纯物为同型，可降低源极至漏极的片电阻(sheet resistance)。在这个情形下，浅掺杂源/漏极区和袋状注入区的结合可等同于较深的浅掺杂源/漏极区。另一方面，如图5所示MOS元件，仅具有浅掺杂源/漏极区。由于浅掺杂源/漏极区具有浅(shallow)及陡峭(abrupt)的接面(junction)，如图5所示的MOS元件可满足降低短沟道效应(shortchannel effect)的需求。
当形成图2至图5所示的结构时，包括被栅极覆盖的区域以及源/漏极区的整个元件的主动区，可被图案化的光致抗蚀剂遮蔽或不被图案化的光致抗蚀剂遮蔽。可以选择性地以图案化的光致抗蚀剂遮蔽或不遮蔽位于源极侧的浅掺杂源/漏极区和袋状注入区和漏极侧的浅掺杂源/漏极区和袋状注入区以便更进一步定制化MOS元件。如图6至图11所示，完成的MOS元件具有非对称的源/漏极区。对于图6至图11所示的每一个NMOS元件200及PMOS元件300，栅极30a、30b的左侧表示为源极侧40a、40b，而栅极30a、30b的右侧表示为漏极侧42a、42b。
为了形成非对称的MOS结构，较佳光罩组合中的四个光罩在上述MOS元件的源极侧或漏极侧必须具有不同的图案。浅掺杂源/漏极区和袋状注入区可形成于MOS元件的源极侧或漏极侧的其中一侧。因此，上述以浅掺杂源/漏极光罩和袋状注入光罩形成图案化的光致抗蚀剂，必须只能遮蔽一半的MOS元件主动区。大体上最好在接近栅极的中间处分为被图案化的光致抗蚀剂遮蔽的半边与未被图案化的光致抗蚀剂遮蔽的半边。被图案化的光致抗蚀剂遮蔽的半边与栅极之间重叠的区域必须具有足够的长度以容许光罩对准(alignment)的误差。为了形成非对称的结构，栅极的长度最好够长，以在可接受的光罩对准准确度下，以图案化的光致抗蚀剂遮蔽源极和/或漏极区。
图6是用以解释非对称结构的形成。其显示的NMOS元件200和PMOS元件300分别包括位于源极侧40a、40b的N-浅掺杂源/漏极区34、P-浅掺杂源/漏极区38和P-袋状注入区36、N-袋状注入区32，以及分别位于漏极侧42a、42b的P-袋状注入区36和N-袋状注入区32。为了形成此种结构，NMOS元件200的主动区的源极侧40a未被N-浅掺杂源/漏极光罩图案化的光致抗蚀剂遮蔽，而PMOS元件300的主动区的源极侧40b未被P-浅掺杂源/漏极光罩图案化的光致抗蚀剂遮蔽，且上述两光罩中两个元件的漏极侧42a、42b均被图案化的光致抗蚀剂遮蔽。利用N-浅掺杂源/漏极光罩以形成一光致抗蚀剂20，其中NMOS元件200的主动区的源极侧40a未被光致抗蚀剂20覆盖。一以箭头22标示的掺杂不纯物步骤，仅形成N-轻掺杂源极区34。然而，由于P-袋状注入区36是形成于NMOS元件200的两侧，利用P-袋状注入光罩形成一光致抗蚀剂(图未显示)，会使整个NMOS元件200均未被光致抗蚀剂遮蔽以进行注入不纯物步骤，然后注入一n型不纯物。
利用浅掺杂源/漏极区和袋状注入区的不同组合，可形成如图7至图11所示的NMOS元件200和PMOS元件300。请注意如图6至图8所示NMOS元件200和PMOS元件300分别仅包含一种类型的不纯物，而图9至图11所示的NMOS元件200和PMOS元件300在源极侧40a、40b包含两种类型的不纯物，以及在漏极侧42a、42b包含一种类型的不纯物。本领域技术人员应当了解适用于形成上述MOS元件的光罩，以及在此未讨论到的细节。如图6至图11所示的MOS元件仅为较佳的结构，其他非对称结构可利用本发明较佳实施例的光罩组合形成。
如图6至图11所示，定制化模拟元件的源极区和漏极区的形成，可进一步地提升元件性能。举例来说，用于高性能元件中的源极区具有较低的片电阻，且漏极区的位于栅极下方的扩散区域较小，如图7所示形成的NMOS元件200和PMOS元件300可满足此一需求。N-浅掺杂源/漏极区34、P-浅掺杂源/漏极区38和P-袋状注入区36、N-袋状注入区32皆形成于源极区40a和40b，可增加不纯物的浓度以导致低阻抗。同时在源极区中仅形成浅掺杂源/漏极区，且MOS于上述栅极下方具有较小的扩散区域。
去耦合的浅掺杂源/漏极区和袋状注入区可进一步地微调CMOS元件的电气特性。图12至图15显示作为示范用的实施例。如图12至图15所示的NMOS元件200和PMOS元件300包含补偿间隙壁(offset spacer)44a和44b，其较佳于形成间隙壁46a和46b步骤之前形成于栅极30a和30b的侧壁上。可利用如图12所示的NMOS元件200解释形成的步骤。图案化栅极30a后，一N-袋状注入光罩(图未显示)用以形成一第一光致抗蚀剂(图未显示)，其中可经由第一光致抗蚀剂暴露出NMOS元件200的主动区。利用栅极30a作为遮蔽物，注入不纯物以形成N-袋状注入区32。然后移除第一光致抗蚀剂。依序形成补偿间隙壁44a。利用一N-浅掺杂源/漏极光罩(图未显示)用以形成一第二光致抗蚀剂(图未显示)，且经由第二光致抗蚀剂暴露出NMOS元件200的主动区。然后利用栅极30a和补偿间隙壁44a作为遮蔽物，以形成N-浅掺杂源/漏极区34。由于补偿间隙壁44a的遮蔽，N-浅掺杂源/漏极区34更进一步地被上述沟道区隔开。因此可提升元件电性。
虽然可形成具有相同结构的模拟元件，如图12所示的NMOS元件200和PMOS元件300较佳为数字元件。如图13至图15所示，由于浅掺杂源/漏极区和袋状注入区为去耦合，可形成不同组合的浅掺杂源/漏极区和袋状注入区。上述结构较适用于模拟MOS元件。
本发明的较佳实施例可用于电阻的形成。依照惯例，是利用与形成浅掺杂源/漏极区相同的步骤以形成电阻，除了不形成栅极和栅极介电层。然而，由于浅掺杂源/漏极区和袋状注入区为去耦合，电阻包含了两种不同类型的不纯物，使电阻率难以控制。如图16所示的较佳的电阻，其中电阻包含一于主动区52形成的掺杂区50。形成接触(contact)54以连接掺杂区50。掺杂区50较佳以N-浅掺杂源/漏极光罩或P-浅掺杂源/漏极光罩其中之一形成。利用本发明较佳实施例形成的电阻可仅具有一种类型的不纯物。如此电阻率较易于控制。不同组合的浅掺杂源/漏极区和袋状注入区更增加了电阻的调变能力。举例来说，低电阻的掺杂区可包括一N-浅掺杂源/漏极区和一P-袋状注入区。
本发明的较佳实施例具有许多优点。第一，浅掺杂源/漏极区和袋状注入区可具有同样类型的不纯物。没有相反类型不纯物的表现，模拟MOS元件之间的失配(mismatch)可以降低。第二，可提升模拟MOS元件的本征增益(intrinsic gain)。本征增益可用Gm×R0表示，其中Gm为转移电导(transconductance)且R0为输出电阻(output resistance)。由于从浅掺杂源/漏极区移除相反类型的袋状注入区，可增加输出电阻R0，导致本征增益的增加。
虽然模拟MOS元件典型地于输入/输出区域(I/O region)中形成。由于降低栅极的厚度可增加转移电导Gm，位于核心区域(coreregion)的模拟元件会由于高转移电导和高输出电阻而达到非常高的增益。
本发明较佳实施例的另一优点为由于浅掺杂源/漏极区和袋状注入区为去耦合形成，可允许定制化的形成MOS元件，尤其是模拟MOS元件，以符合定制化的需求。然而，这样的定制化并不会产生额外光罩的费用。此外，不须改变集成电路的形成步骤。
本发明较佳实施例的另一优点为利用调整浅掺杂源/漏极区的位置可达成易于控制的短沟道核心元件的目的。另外，浅掺杂源/漏极区和袋状注入区具有同类型的不纯物，其等同于较深的浅掺杂源/漏极区。因此可增加元件的性能。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下1半导体基底
2浅掺杂源/漏极区4袋状注入区6、30a、30b栅极8源/漏极区10间隙100半导体基底200NMOS元件300PMOS元件20光致抗蚀剂22箭头32N-袋状注入区34N-浅掺杂源/漏极区36P-袋状注入区38P-浅掺杂源/漏极区40a、40b源极42a、42b漏极44a、44b补偿间隙壁46a、46b间隙壁50掺杂区52主动区54接触
权利要求
1.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括下列步骤提供一半导体晶片，其包含多个主动区；于该主动区中形成多个栅极结构；利用一N-浅掺杂源/漏极光罩，形成多个N-浅掺杂源/漏极区于该半导体晶片上；利用一N-袋状注入光罩，形成多个N-袋状注入区于该半导体晶片上，其中N-袋状注入区为p型，以及其中该N-浅掺杂源/漏极光罩与该N-袋状注入光罩为不同光罩；利用一P-浅掺杂源/漏极光罩，形成多个P-浅掺杂源/漏极区于该半导体晶片上；以及利用一P-袋状注入光罩，形成多个P-袋状注入区于该半导体晶片上，其中P-袋状注入区为n型，以及其中该P-浅掺杂源/漏极光罩与该P-袋状注入光罩为不同光罩。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，该N-浅掺杂源/漏极光罩与该N-袋状注入光罩具有不同的图案。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，该P-浅掺杂源/漏极光罩与该P-袋状注入光罩具有不同的图案。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，用于一光罩形成的一光致抗蚀剂是择自下列族群，包括该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩，是暴露出全部数字MOS元件的多个主动区和多个选择模拟MOS元件的多个主动区。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，更包括于该栅极结构的多个侧壁上形成多个补偿间隙壁，其中形成该补偿间隙壁的步骤，于形成该N-浅掺杂源/漏极区、该P-浅掺杂源/漏极区步骤之前进行，以及于形成该N-袋状注入区与该P-袋状注入区的步骤之后进行。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，用于一光罩形成的一光致抗蚀剂择自下列族群，包括该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩，上述光罩至少包括一图案，其具有一边缘，落在一所述栅极结构上。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，使用该N-袋状注入光罩或该P-袋状注入光罩，不会形成浅掺杂源/漏极区于该半导体晶片上，以及使用该N-浅掺杂源/漏极光罩与该P-浅掺杂源/漏极光罩，不会形成袋状注入区于该半导体晶片上。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，更包括形成一光致抗蚀剂，其中该光致抗蚀剂的一图案仅位于该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩的其中之一。
9.一种半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括下列步骤提供一半导体晶片，其包含多个主动区；利用一N-浅掺杂源/漏极光罩，形成一第一光致抗蚀剂于该半导体晶片上，其中该第一光致抗蚀剂是暴露出多个数字NMOS元件的多个主动区和多个选择模拟NMOS元件的多个主动区，且遮蔽多个选择模拟PMOS元件和多个数字PMOS元件的多个主动区；注入一n型不纯物以形成多个N-浅掺杂源/漏极区；利用一P-浅掺杂源/漏极光罩，形成一第二光致抗蚀剂于该半导体晶片上，其中该第二光致抗蚀剂是暴露出多个数字PMOS元件的多个主动区和多个选择模拟PMOS元件的多个主动区，且遮蔽多个选择模拟NMOS元件的多个主动区和多个数字NMOS元件的多个主动区；注入一p型不纯物以形成多个P-浅掺杂源/漏极区；利用一N-袋状注入光罩，形成一第三光致抗蚀剂于该半导体晶片上，其中该第三光致抗蚀剂是暴露出多个数字NMOS元件的多个主动区和多个选择模拟PMOS元件的多个主动区，且遮蔽多个选择模拟NMOS元件的多个主动区和多个数字PMOS元件的多个主动区；注入一p型不纯物以形成多个N-袋状注入区；利用一P-袋状注入光罩，形成一第四光致抗蚀剂于该半导体晶片上，其中该第四光致抗蚀剂是暴露出多个数字PMOS元件的多个主动区和多个选择模拟NMOS元件的多个主动区，且遮蔽多个选择模拟PMOS元件的多个主动区和多个数字NMOS元件的多个主动区；注入一n型不纯物以形成多个P-袋状注入区。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，至少一该第一光致抗蚀剂、该第二光致抗蚀剂、该第三光致抗蚀剂和该第四光致抗蚀剂暴露出该多个选择模拟MOS元件的多个源区或多个漏区其中之一，且覆盖其中另外一区。
11.根据权利要求9所述的半导体结构的形成方法，其特征在于，更包括形成多个栅极结构于该主动区中；于注入该n型不纯物以形成该多个N-浅掺杂源/漏极区和注入该p型不纯物以形成该多个P-浅掺杂源/漏极区的步骤前，形成多个补偿间隙壁于该栅极结构的多个侧壁上；以及其中形成该补偿间隙壁的步骤，于注入该p型不纯物以形成该多个N-袋状注入区和注入该n型不纯物以形成该多个P-袋状注入区的步骤之后进行。
12.根据权利要求9所述的半导体结构的形成方法，其特征在于，使用该N-袋状注入光罩与该P-袋状注入光罩，不会形成浅掺杂源/漏极区于该半导体晶片上，且使用该N-浅掺杂源/漏极光罩与该P-浅掺杂源/漏极光罩，不会形成袋状注入区于该半导体晶片上。
13.根据权利要求9所述的半导体结构的形成方法，其特征在于，更包括形成一光致抗蚀剂，其中该光致抗蚀剂的一图案仅位于该N-浅掺杂源/漏极光罩、该P-浅掺杂源/漏极光罩、该N-袋状注入光罩与该P-袋状注入光罩的其中之一。
14.一种电阻，其特征在于，其位于一集成电路中，所述电阻包括一掺杂区，其包括一p型不纯物和一n型不纯物其中之一；以及两个接触，每一个该接触是电性连接至该掺杂区的一末端，其中该掺杂区是包含一相同不纯物元素以及一大体上相同的不纯物元素浓度，以作为一金属氧化物半导体晶体管元件的一额外掺杂区。
15.根据权利要求14所述的电阻，其特征在于，该额外掺杂区是择自下列族群，包括一N-浅掺杂源/漏极区、一P-浅掺杂源/漏极区、一N-袋状注入区与一P-袋状注入区。
全文摘要
本发明提供一种半导体结构的形成方法及电阻，特别涉及一种去耦合浅掺杂源/漏极区和袋状注入区的形成方法。上述方法包括提供一半导体晶片，其包含多个主动区。于上述主动区中形成多个栅极结构。利用一N－浅掺杂源/漏极光罩，形成多个N－浅掺杂源/漏极区于上述半导体晶片上。利用一N－袋状注入光罩，形成多个N－袋状注入区于上述半导体晶片上。利用一P－浅掺杂源/漏极光罩，形成多个P－浅掺杂源/漏极区于上述半导体晶片上；以及利用一P－袋状注入光罩，形成多个P－袋状注入区于上述半导体晶片上。本发明所提供的半导体结构的形成方法及电阻，可以降低模拟MOS元件之间的失配，并提升其本征增益。
文档编号H01L27/092GK101068007SQ200610145740
公开日2007年11月7日 申请日期2006年11月16日 优先权日2006年5月1日
发明者俞正明, 赵治平, 张智胜, 陈俊宏 申请人:台湾积体电路制造股份有限公司