专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种金属氧化物半导体
(MOS)器件的制造方法。
背景技术：
金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用。自对准 硅化物(Salicide )工艺已经成为近期在超高速CMOS逻辑大规模集成电 路中形成金属硅化物的关键制造工艺之一 ，它给高性能逻辑器件的制造 提供了诸多好处。该工艺同时减小了源/漏电极和栅电极的薄膜电阻，降 低了接触电阻，并缩短了与栅极相关的RC延迟。自对准技术中，在由形 成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶 硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物，即金属 硅化物。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接 触面，例如多晶硅栅极、硅衬底上的源极和漏极之间的连接。采用金属 硅化物能够得到良好的低电阻接触，降低上层互连结构的接触孔与晶体 管各极的接触电阻。
采用自对准工艺时需要在衬底表面、栅极外侧的侧壁间隔物(offset spacer )的表面以及栅极顶部表面形成自对准阻挡层(Salicide Barrier, SAB)。侧壁间隔物为包括在栅极侧面形成的氧化硅和在该氧化硅表面 形成的氮化硅的ON结构。申请号为200410076817.3的中国专利申请介 绍了一种MOS器件的侧壁间隔物结构和金属硅化物的形成方法。图l至 图6为MOS器件形成金属硅化物的剖面示意图。如图1所示，在衬底 IOO表面具有栅极氧化层101和栅极106,在栅极侧面形成有一层很薄的 氧化层105以修复刻蚀栅极时造成的栅极表面损伤。在氧化层105外表 面形成由氮化硅104、氧化硅103和另 一层氮化硅102组成的侧壁间隔物。
其中氧化硅层103的材料为在较低的温度下淀积而成的低温氧化物(Low Temperature Oxide,LTO )。
然后，如图2所示，淀积形成自对准阻挡层107,该层覆盖衬底100 表面、侧壁间隔物表面以及栅极顶部表面。通过光刻、刻蚀工艺图案化 所述自对准阻挡层107,形成对应4册极、源纟及和漏极金属硅化物位置的开 口 110、 120、和130,如图3所示。随后，如图4所示，在开口中沉积 金属并经过热退火形成栅极、源极和漏极金属硅化物111、 121和131。
接下来如图5所示，形成金属硅化物后，需要去除自对准阻挡层107。 通常自对准阻挡层107的厚度在350A左右，去除自对准阻挡层107时首 先采用干法刻蚀工艺刻蚀掉250A左右，剩下75A左右的自对准阻挡层 107在利用氩氟酸HF进行湿法清洗。但是，由于在高端工艺中，特别是 在90nm以下工艺节点，干法刻蚀易产生孩(加载效应(micro loading effect),使得刻蚀速率下降。若加大刻蚀强度，则极易破坏衬底有源区 (Active Area, AA);若降低刻蚀强度，则剩余的自对准阻挡层107会过 厚，势必需要更长的湿法清洗时间。由于自对准阻挡层107的材料为密 度4^高的富硅氧化物(silicon Rich Oxide, SRO ),而侧壁间隔物中的氧 化硅层103的材料为质地比较疏松的LTO,在利用氬氟酸腐蚀时，氢氟 酸对上述两种材料LTO与SRO的腐蚀选择性较低，为5: 1左右。因此 在利用氢氟酸长时间腐蚀自对准阻挡层107时极易对氧化硅层103造成 过度4fe蚀，导致在侧壁间隔物下方出现如图6所示的凹陷200和200，， 使沟道的有效长度进一步缩短，影响器件的电学性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，可防止侧壁间 隔物下方凹陷的产生，并简化了制造工艺。
为达到上述目的，本发明提供的一种半导体器件的制造方法包括
提供一半导体衬底，在所述衬底表面形成栅极；
沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；
在所述氧化硅层表面沉积氮化硅层； 刻蚀所述氮化^s圭层在所述4册极两侧形成侧壁间隔物； 在所述侧壁间隔物两侧的衬底中形成源才及和漏才及； 图案化所述氧化硅层；
在所述栅极、源极和漏极表面形成金属硅化物。
优选地，所述氧化硅层为低温氧化硅LTO。
优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
优选地，所述低温氧化硅LTO的厚度为50-350A。
优选地，所述刻蚀的刻蚀剂为三氟曱烷CHF3。
优选地，图案化后的氧化硅层具有对应栅极、源极和漏极位置的开c 。
另一方面，提供了一种自对准阻挡层的形成方法，包括 提供一半导体衬底，在所述衬底表面形成栅极； 沉积氧化硅层，所述氧化层覆盖所述衬底和栅极； 在所述氧化硅层表面沉积氮化硅层；
刻蚀所述氮化硅层以露出所述氧化硅层，并在所述栅极两侧形成侧 壁间隔物；
在所述侧壁间隔物两侧的衬底中形成源极和漏才及； 图案化所述氧化硅层。
优选地，所述氧化硅层为低温氧化硅LTO。
优选地，所述低温氧化硅LTO利用低压化学气相淀积工艺形成。
优选地，所述低温氧化硅LTO的厚度为50-350A。
优选地，所述刻蚀的刻蚀剂为三氟甲烷CHF3。
优选地，图案化后的氧化硅层具有对应斥册极、源极和漏极位置的开C 。
与现有技术相比，本发明具有以下优点
本发明的半导体器件制造方法，在栅极和衬底表面沉积LTO氧化 硅层和氮化硅层后，在刻蚀形成侧壁间隔物的过程中仅刻蚀掉LTO氧 化层表面的氮化硅层，而保留该LTO氧化硅层直接作为自对准阻挡层。 利用LTO氧化硅层作为自对准阻挡层形成金属硅化物不但能够简化工 艺，而且在形成金属硅化物之后，该层无需去除，可直接进行后工艺。 因此从根本上解决了由于过度腐蚀LTO氧化硅层所产生的凹陷现象。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上 述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记 指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主 旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图6为现有MOS器件形成金属硅化物过程的器件剖面示意
图7至图10为说明根据本发明实施例的MOS器件金属硅化物形成 过程的器件剖面示意图。
所述示意图只是实例，其在此不应过度限制本发明保护的范围。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合 附图对本发明的具体实施方式
做详细的说明。
在下面的描述中阐述了具体细节以便于充分理解本发明。但是本发 明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以 在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的 具体实施的限制。
本发明提供的半导体器件及其制造方法特别适用于特征尺寸在
65nm及以下的半导体器件及其制造。所述半导体器件不仅是MOS晶体 管，还可以是CMOS (互补金属氧化物半导体器件)中的PMOS晶体 管和NMOS晶体管。
图7至图11为根据本发明优选实施例的MOS器件形成金属硅化物 过程的器件剖面示意图，所述示意图只是实例，其在此不应过度限制本 发明保护的范围。首先如图7所示，本发明的半导体器件制造方法在半 导体衬底IOO表面形成栅极结构，栅极结构包括在半导体衬底100表面 形成的栅极氧化层101和4册才及106。衬底100可以是单晶、多晶或非晶 结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。或者还可以 包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑 化镓。虽然在此描述了可以形成衬底IOO的材料的几个示例，但是可以 作为半导体衬底的任何材料均落入本发明的精神和范围。上述4册极氧化 层101可以是氧化硅(Si02 )或氮氧化硅(SiNO)。在65nm以下工艺节 点，栅极氧化层110的材料优选为高介电常数材料，例如氧化铪、氧化 铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧 化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧 化锆和氧化铝。虽然在此描述了可以用来形成栅极氧化层101的材料的 少数示例，但是该层可以由减小栅极漏电流的其它材料形成。栅极氧化 层101的生长方法可以是任何常规真空镀膜技术，比如原子层沉积 (ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD) 工艺，优选为ALD工艺。在这样的工艺中，衬底100和栅极氧化层101 之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。
栅极106的材料优选为多晶硅，可以利用PECVD或高密度等离子 化学气相淀积(HDP-CVD)工艺在衬底表面沉积，在沉积的多晶硅层 表面还需形成一硬掩膜层，例如氮化硅，通常采用PECVD工艺淀积形 成上述氮化硅。然后涂布光刻胶并图案化光刻胶以定义栅极的位置，随
后利用光刻胶和氮化硅作为掩膜刻蚀所述多晶硅层形成栅极106。此外 还要去除剩余的光刻胶和硬掩膜氮化硅，光刻胶的去除采用灰化工艺， 硬掩膜氮化硅采用磷酸湿法去除。
刻蚀多晶硅形成栅极106时会在栅极106侧壁产生一定程度的损 伤。为修复这种损伤，在栅极106侧壁表面生长一层氧化硅105。通常 利用热氧化或ISSG (原位蒸气产生)形成上述氧化硅层105;再于上述 氧化硅105表面沉积一层7~10nm厚的氮化硅层104作为氧化硅105与 侧壁间隔物之间的过度层。接着，在所述栅极150的两侧形成ON (氧 化硅-氮化硅)结构的侧壁隔离物。本实施例中，侧壁隔离物包括低温 氧化硅(LTO)层203和氮化硅层202。侧壁隔离物的形成首先在所述 衬底100和栅极106表面利用CVD工艺，优选LPCVD (低压化学气相 淀积工艺)沉积LTO层203,厚度为50-350A,例如200 A;随后仍然 利用低压化学气相淀积工艺(LPCVD)在LTO层203表面沉积氮化硅 层202。
在接下来的工艺步骤中，如图8所示，采用等离子刻蚀工艺刻蚀氮 化石圭层202,直至露出LTO氧化层203。为保证对氮化硅层202和LTO 氧化层203有比较高的刻蚀选择比，本发明实施例采用三氟曱烷CHF3 作为刻蚀剂，CHF3对氮化硅层202和LTO氧化层203具有4艮高的刻蚀 选择比(20~25)，因此在刻蚀完氮化硅层202之后刻蚀进程会基本停 止在LTO氧化层203表面，不会继续向下刻蚀。
随后，通过离子注入工艺，向位于侧壁隔离物两侧的衬底中注入杂 质离子形成源极和漏极(为简便起见，图中未示出)。
在接下来的工艺步骤中，如图9所示，在LTO氧化硅层203表面 涂布光刻胶并通过显影、定影等光刻工艺图案化所述光刻胶层。接着， 以图案化的光刻胶作为掩膜刻蚀所述LTO氧化硅层203,在LTO氧化 石圭层203中形成开口 210、 220和230。本发明的方法利用LTO氧化硅 层203作为自对准阻挡层(SAB)，其中的开口 210、 220和230分别对应栅4及、源极和漏极的金属》圭化物的位置。
接着，利用物理溅射的方法，沉积金属镍或钴。本领域技术人员可 以按照常规工艺进行控制所述金属的淀积。由于氧化珪层203作为自对
准阻挡层起到的掩膜作用，上述金属会沉积在开口 210、 220和230中 并与栅极、源极和漏极表面相接触，其余的金属覆盖于氧化硅层203的 表面。
随后进行热退火处理，优选快速热退火(RTP)工艺，典型退火温 度在500 550。C之间，以使与栅极、源极和漏极表面接触的金属与下方 的硅发生硅化反应，形成镍或钴的硅化物211、 221和231,如图10所 示。接下来刻蚀掉剩余的金属并对衬底表面进行清洗。
本发明的半导体器件制造方法在栅极和衬底表面沉积LTO氧化硅 层和氮化硅层后，在刻蚀形成侧壁间隔物的过程中仅刻蚀掉LTO氧化 层表面的氮化硅层，而保留该LTO氧化硅层直接作为自对准阻挡层。 利用LTO氧化硅层作为自对准阻挡层形成金属硅化物不但能够简化工 艺，而且在形成金属硅化物之后，该层无需去除，可直接进行后工艺。 /人根本上解决了由于过度腐蚀LTO氧化硅层所产生的凹陷现象。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形 式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定 本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情 况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多 可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱 离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的 任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围 内。
权利要求
1、一种半导体器件的制造方法包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。
2、 如权利要求1所述的方法，其特征在于所述氧化硅层为低温 氧化硅LTO。
3、 如权利要求2所述的方法，其特征在于所述低温氧化硅LTO 利用低压化学气相淀积工艺形成。
4、 如权利要求3所述的方法，其特征在于所述低温氧化硅LTO 的厚度为50-350A。
5、 如权利要求1所述的方法，其特征在于所述刻蚀的刻蚀剂为 三氟曱烷CHF3。
6、 如权利要求1所述的方法，其特征在于图案化后的氧化硅层 具有对应栅-极、源极和漏极位置的开口。
7、 一种自对准阻挡层的形成方法，包括 提供一半导体衬底，在所述衬底表面形成栅极； 沉积氧化硅层，所述氧化层覆盖所述村底和栅极； 在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层以露出所述氧化硅层，并在所述栅极两侧形成侧 壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏才及； 图案化所述氧化硅层。
8、 如权利要求7所述的方法，其特征在于 氧化硅LTO。
9、 如权利要求8所述的方法，其特征在于: 利用低压化学气相淀积工艺形成。
10、 如权利要求9所述的方法，其特征在于 的厚度为50-350A。
11、 如权利要求7所述的方法，其特征在于 三氟曱烷CHF3。
12、 如权利要求7所述的方法，其特征在于 具有对应4册极、源才及和漏极位置的开口。所述氧化硅层为低温 所述低温氧化硅LTO 所述低温氧化;圭LTO 所述刻蚀的刻蚀剂为 图案化后的氧化^i层
全文摘要
本发明提供了一种半导体器件的制造方法包括提供一半导体衬底，在所述衬底表面形成栅极；沉积氧化硅层，所述氧化层覆盖所述衬底和栅极；在所述氧化硅层表面沉积氮化硅层；刻蚀所述氮化硅层在所述栅极两侧形成侧壁间隔物；在所述侧壁间隔物两侧的衬底中形成源极和漏极；图案化所述氧化硅层；在所述栅极、源极和漏极表面形成金属硅化物。本发明的半导体器件的制造方法可防止侧壁间隔物下方凹陷的产生，并简化了制造工艺。
文档编号H01L21/28GK101355035SQ20071004435
公开日2009年1月28日 申请日期2007年7月27日 优先权日2007年7月27日
发明者何学缅, 魏莹璐 申请人:中芯国际集成电路制造(上海)有限公司