专利名称：基板测试接口及其方法
技术领域：
本发明是有关于一种别是指一种于主机板上设错卡上设置一第一连接接板的存储器插槽时，该第接□接触，使信号可以在基板测试接□及方法。基板泖j试接□及3方法，特置一第一连接接□于—除，以将除错卡斜插于主机—连接接口将与该第连接该基板及该除错卡间传送的背景技术按，目前计算机主机板的测试装置通常是将具有 测试及显示功能的除错卡插入主机板的插槽中，例如ISA插槽或PCI插槽，以进行计算机主机板的测试及除 错。例如已核准的中国台湾专利第5 0 8 4 9 0号的 "P C I除错装置及方法及使用其的芯片集及系统"； 其申请日为1999年08月27日，公告日为20 0 2年1 1月0 1日，其包括PCI除错装置，用以除错具有一 PCI接口的一系统，该PCI接口包括要求信号、 一 允许信号以及 一 目标备妥信号，该系统員有一除错模式，当在该除错模式且该要求信号保持致动时，该系统不会终止该允许信号，该PCI除错装置包括一开关电路，是用于设定一待侦错命令信号系统资料显示电路，耦接于该PCI接口，用以显示该PCI接口上的资料，并送出的一实时命令信号—解码比较器电路，耦接于该开关电路以及该系统数据显示电路，是用于解码该实时命令信号，并与该待侦错口p令信号比较，以产生 一 命令相同指示信号以及員有重置输入的栓锁电路，耦接于该解码比较器电路是用于栓锁该触发信号，以致动该要求信号该专利是用于计算机主机板的PCI接口上。惟上述PCI接口的除错卡应用于笔记型计算机主机板的除错时，则非常不方便，因为 一 般笔记型计算机的外观非常薄，因此于检修时若要将PCI接口的除 错卡插置于其PCI插槽中进行测试，则需将其外壳拆除，如此将增加作业上的困难，诚属美中不足之处。 发明内容本发明的主要目的是提供 一 种基板测试接口及其 方法，其利用主机板上的存储器插槽固持及提供除错卡的电源及接地信号，使维修人员于检修笔记型计算 机时，只需打开存储器插槽的外盖即可进行维修。本发明的另 一 目的是提供 一 种基板测试接口及其 方法，其是于主机板上设置一第一连接接口，于一除 错卡上设置 一 第二连接接口 ，以将除错卡斜插于主机 板的存储器插槽时，该第二连接接口将与该第一连接 接口接触，使信号可以在该基板及该除错卡间传送。为达上述的百的，本发明的基板领!j试接口包括一基板， 其上包含若干第—电子元件、若干信号线及一第一连接接□且该第一电子元件是与该信号线相互连接 ——插槽是位于该基板上，其可供插接 一 外接式适配卡以及一除错卡，是可插置于该插槽中，其上包含若干第电子元件及一第二连接接口 ；当该除错卡插置于该插槽中以固持在该基板上时，该鬼—连接接口将与该第—连接接□接触，使信号可以在该基板及该除错卡间传送为达上述的的，本发明的基板测试接口包括一第—基板上包含若干第—电子元件、若干信号线及一第一连接接□，且该第—电子元件是与该信号线相互连接插槽，是位于该基板上，可供插接一外接式适配卡一第—基板，是可插置于该插槽中，其上且 、有一邻—连接器、—第—一连接器及一第二连接接口 ；以及 一 除错卡，其 干信号线及一第三连接器 信号线耦接至该第二连接 插槽中以固持在该第一基 与该第一连接接口接触， 耦接至该第二连接器，使 第二基板及该除错卡间传为达上述的巨的，本湖!l试方法，该基板有一该基板上靠近该插槽处设除错卡上包含若干电将该除错卡斜插于该插槽第一连接接□接触，使信间传送以及该电子元件码，并加以显示0包含若干第—电子元件、若，且该第二连接器可经由一叫 益当该第—基板插置于该板上时，该第—连接接口将再将该除错卡经由该信号线信号可以在该第基板、该送发明的基板测试方法，基板插槽，包括下列步骤于置一第一连接接□提供一子元件及一第—连接接□;中，使该第连接接□与该号可以在该基板及该除错卡解码该信号并产生—信息代
为进—步说明本发明的具体技术内容，以下结实施例及附图详细说明如后，其中图1为示思图，其绘示本发明一较佳实施例基板泖J试接□的基板及插槽的示意图。图2 (a)为一示意，其图绘示本发明一较佳实施例的除错卡的正面示意2(b )为—一不思，其图绘示本发明 一 较佳实施例的除错卡的背面示意3为 一 示意图，其绘示本发明的除错卡插置于插槽中的示意图。图4为 一 示意图，其绘示本发明另一较佳实施例的基板测试接口的示意5为 一 示意图，其绘示本发明的基板测试接口的连接示意图。图6为 一 示意图，其绘示本发明又一较佳实施例的基板测试方法的流程示意图。且 / 体实施方式请一并参照图1 、图2 ( a)及图2(b)，其中图1绘示本发明 一 较佳实施例的基板测试接口的基板及插槽的示意图；图2 ( a )绘示本发明 一 较佳实施例的 除错卡的正面示意图；图2 (b)绘示本发明一较佳实 施例的除错卡的背面示意图。如图所示，本发明的基板测试接口 ，是可用以测试例如但不限于为 一 笔记型 计算机、或桌上型计算机的电路板，例如但不限于为主机板，其至少包括 一 基板1 Q ; —插槽2 0 ;以及 一 除错卡3 0所组合而成。中，该基板1 o ，例如但不限于为-■笔记型计算机、或桌上型计算机的主机板，其上包含若干第一电子元件11 c例如但不限于南、北桥芯片组，局域网络控制器或绘图控制器等芯片)、若干信号线未显示于图中)及一第 一 连接接口 1 5，且该第电子元件1 1是与该信号线相互连接且部分该第—电子元件1 1利用该信号线与该第 一 连接接□ 1 5相互连接。其中，该第一连接接口 1 5包括若干接触点、151 ，其是直接形成于该基板1 Q上，且其数量例如但不限于为十个，且其分另U代表PCLK —PCI —SIO、LPC一> 0 、LPC AD 1 、 LPC AD 2 、 LPC AD 3 、 LPC —FRAME#、 PC I RST#、LPC —DRQ 1 #/E51 ._RXD、 SERIRQ/E 51—RDX及+3VALW坐 寸i口号。该接触点、15 1在该除错卡30与该基板10结合时，该除错卡3 0于 一 轴向垂直映射至该基板1 0的区域，且此轴向垂直于该基板10的表面包含第一电子元件11。该插槽20是位于该基板1 o上，其可供插接一外接式适配卡例如但不限于为一存储卡或显示卡。在本实施例中，该插槽2 0是为该基板1 0上的一 S0-DIMM存储卡插槽，且其结构为一"n "字状，且两 侧为具有弹性的长条型固定门闩及若千金属弹片式接 脚(皆图未示，此为已知技术故在此不拟赘述)，以便将该除错卡3 0固持于"n "字状的插槽2 0中。且 该第 一 连接接口 1 1较佳是配置于该插槽2 0的 "n"字状范围内的基板lO中。该除错卡3 0是可插置于该插槽2 0中，其上进 一歩包含若干第二电子元件3 1及一第二连接接口 3 5。其中该第二电子元件进一步3 l包含一解码芯片 3 1 l及一显示装置3 1 2，其中该解码芯片3 1 1 是耦接至该第二连接接口3 5及该显示装置3 1 2， 其经由该第二连接接口 3 5接收该基板1 Q上的信号 并依照英特尔(Intel)所发出的低脚位数接口规格 (Low Pin Count Interface Specification), 将该 基板1 0上的信号通过该解码芯片3 1 1进行解码， 产生 一 信息代码，再经由该显示装置3 1 2显示该信 息代码。其中，该显示装置3 1 2例如但不限于为一 七段式发光二极管显示器。其中，该第二连接接口 3 5是置于该除错卡3 0 上异于该第二电子元件3 1的另一侧且相对于该第一 连接接口 1 5的位置，以可与该第 一 连接接口 1 5接 触。在本实施例中，该第二连接接口3 5的实施方式 例如但不限于为 一 弹片式连接器，其包括若干弹片3 5 1 ，且该弹片3 5 1的数量等于该接触点1 5 1的此外，该除错卡3Q的 一 侧进 一 步具有若干金手指3 2，其可经由该插槽2 Q取得该基板l 0上的电 源及接地信号。此外，该除错卡3 Q上进一步具有一连接器3 6以供通过 一 信号连接线与--第二基板连接，其中此信号连接线可为 一 排线。请参照图3 ，其绘示本发明的除错卡30插置于插槽2 Q中的示意图。如图所示，于组合时'首先将该除错卡3 0以倾斜一大约45度角的角度插入到该插槽2 0中，然后施以—向下的力量，利用该插槽20内若干金属弹片式接脚及该插槽2 0两侧具有弹性的长条型固定门闩将该除错卡3 0夹住固定于该基板1 0上，使该除错卡30上的第二连接接□35与该基板l Q上的多数个接触点>15 1连接，此时，信号将可以在该基板l o及该除错卡30间传送而该除错卡3 0上的解码芯片311，此解码芯片是依照英特尔(Intel)所发出的低脚位数接口说明书(Low P i n Count Interface Specification) 所设计，将该基板 1 0上的信号通过此低脚位数接口说明书所设计的解 码芯片3 1 1进行解码，产生 一 信息代码，再利用该 显示装置3 1 2将此信息代码显示出来。接着将此信 息代码对照英特尔所提供的错误信息码列表(ErrorCode List), 让研发与客服维修人员知道该基板1 0上是否有误而得以进行维修。因此，确可改善己知的PCI插槽或ISA插净曹除错卡的缺点。此外，当本发明的基板测试接口应用于笔记型计算机的基板测试时，研发与客服维修人员只需打开存储器插槽的外主 皿即可将除错卡3 D插入插槽2 0中进行检测，而不需像已知技术般需拆解笔记型计算机的外壳，再将除错卡插入PCI插槽中进行检4则，因此，更可显示出本发明的进步性。;主 下冃参照图4，绘示本发明另 一 较佳实施例的基板测试接口的示思图。如图所示，本发明另一较佳实施例的基板测试接□，其至少包括一 第--基板4 0 ;一插槽50一第一基板6 0以及 一 除错卡70所组合而成者本实施例与上述实施例的差别在于，若上述实施例的基板10上的插槽20若已有一存储卡或其它外接式适配卡存在时，将造成插槽20六间不足或令件干涉等问题而无法使用零件数较多且令件咼度较咼的除错卡30置于基板10上的插槽20内，因此本实施例中将使用零件数较除错卡少且零件咼度较除错卡低的第二基板6 0插入第一基板40上的插槽50中，以解决上述实施例的问题其中，该第基板4 0 ，例如但不限于为_■笔记型计算机、或桌上型计算机的主机板，其上包含若干 第 一 电子元件41 (例如但不限于南、北桥芯片组， 局域网络控制器或绘图控制器等芯片)、若干信号线及一第一连接接口4 5，且该第一电子元件4 l是与该 信号线相互连接。其中，该第 一 连接接口 4 5包括若 干接触点4 5 1，其是直接形成于该基板4 0上，且 其数量例如但不限于为十个，且其分别代表 PCLK —PCI—SIO、 LPC —AD 0 、 LPC —AD 1 、 LPC_AD 2 、 LPC —AD3、 LPC —FRAMEtt、 PCIRST井、LPC一DRQ 1 #/E 5 1—RXD、 SER環/E 5 1 _RDX及+ 3 VALW等信号。该接触点4 51在该除错卡7 0与该第二基板6 0结合时，该第二 基板6 Q于一轴向垂直映射至该第一基板4 Q的区 域，且此轴向垂直于该基板4 O的表面包含第一电子 元件4 1 。该插槽5 Q是位于该基板4 Q上，其可供插接一 外接式适配卡，例如但不限于为 一 存储卡或显示卡。 在本实施例中，该插槽5 Q是为该基板4 Q上的一 SO-DIMM存储卡插槽，且其结构为一 "n "字状，且两 侧为具有弹性的长条型固定门闩及若干金属弹片式接脚(皆图未示，此为已知技术故在此不拟赘述)，以便 将该除错卡7 0固持于"n "字状的插槽5 0中。且 该第 一 连接接口 4 1较佳是配置于该插槽5 0的"n"字状范围内的基板4 0中。该第二基板6 Q是可插置于该插槽5 Q中，其上 具有一第一连接器6 1、 一第二连接器6 2及一第二 连接接口6 5;其中，该第一连接器6 l是为一 SUPER 1/0连接器，该第二连接器6 2可通过一信号线6 7与 该除错卡7 0连接，以便将PCLK —PCI —SIO、 LPC_AD 0 、 LPC —AD 1 、LPC一AD2 、 LPC —AD 3 、 LPC_FRAME#、 PC I RST#、 LPC —DRQ1#/E5 1 _RXD、 SERIRQ/E 5 1 —RDX及+ 3 VALW 等信号传送给该除错卡7 ()。此外，该第二基板6 0 的 一 侧进 一 步具有若干金手指6 6 ，其可经由该插槽 5 0取得该基板4 O上的电源及接地信号。该第二基 板6 Q上进一步具有一第四连接器6 8，其可供与一键盘(图未示)连接，且可将该键盘控制器(图未示) 的状态传送给该除错卡7 Q ，以测试该键盘的状态。该第二连接接口6 5是置于该第二基板6 0上且 可为一弹片式连接器，其包括若干弹片6 5 1 ，且该 弹片6 5 l的数量等于该接触点4 5 1的数量。该除错卡7 Q其包含若干第二电子元件7 1、若 干信号线(图未示)及一第三连接器7 2，且该第三 连接器7 2可经由该信号连接线6 7耦接至该第二连 接器6 2，以接收PCLK—PCI一SIO、 LPC—AD0 、 LPC—AD 1 、 LPC_AD 2 、 LPC—AD 3 、 LPC—FRAME#、 PCIRST#、LPC — DRQ 1 #/E 5 1 —RXD、 SERIRQ/E 5 1—RDX及+3VALW 等信号。其中该第二电子元件进一步7 l包含一解码 芯片7 1 2及一显示装置7 1 1，其中该解码芯片7 1 2是耦接至该第三连接器7 2及显示装置7 1 1 ， 其经由该第三连接器7 2接收该基板4 0上的信号并 依照英特尔(Intel)所发出的低脚位数接口规格(Low Pin Count Interface Specification), 将该基板 4 0上的信号通过该解码芯片712进行解码，产生一 信息代码，再经由该显示装置7 1 1显示该信息代码。 其中，该显示装置7 1 1例如但不限于为 一 七段式发 光二极管显示器。请参照图5 ，其绘示本发明的基板测试接口的连 接示意图。如图所示，于组合时，首先将该第二基板 6 0以倾斜 一 大约4 5度角的角度插入到该插槽5 0 中，然后施以一向下的力量，利用该插槽5 0内若干 金属弹片式接脚及该插槽5 0两侧具有弹性的长条型 固定门闩将该第二基板6 Q夹住固定于该基板4 0 上，使该第二基板6 0上的第二连接接口6 5与该基 板4 Q上的多数个接触点4 5 l连接；接着通过信号 线6 7将除错卡7 0连接至该第二基板6 Q ，此时， 信号将可以在该基板4 0及该除错卡7 0间传送。而 该除错卡7 0上的解码芯片7 1 2 ,此解码芯片是依照英特尔(Intel )所发出的低脚位数接口说明书(Low Pin Count Interface Specification) 所设计，将该 基板4 Q上的信号通过此低脚位数接口说明书所设计 的解码芯片7 1 2进行解码，产生 一 信息代码，再利 用该显示装置7 1 1将此信息代码显示出来。接着将 此信息代码对照英特尔所提供的错误信息码列表(Error Code List),让研发与客服维修人员知道该 基板4 Q上是否有误而得以进行维修。因此，确可改 善己知的PCI插槽或ISA插槽除错卡的缺点。请参照图6 ，其绘示本发明又 一 较佳实施例的基 板测试方法的流程示意图。如图所示，本发明的基板 测试方法，其中该基板1 (〕具有 一 插槽2 Q ，其包括 下列步骤于一基板l 0上靠近该插槽2 O处设置一 第一连接接口15 (步骤l);提供一除错卡3 0，其 上包含若干电子元件3 1及一第二连接接口3 5 (步 骤2 );将该除错卡3 0斜插于该插槽2 0中，使该第 二连接接口3 5与该第一连接接口1 5接触，使信号 可以在该基板1 0及该除错卡3 0间传送(步骤3 );以及该电子元件3 1解码该信号并产生 一 信息代码， 并加以显示(步骤4 )。于该步骤1中，该基板l 0、第一连接接口l 5 及该插槽2 0请参照上述的说明。于该步骤2中，该除错卡3 Q包含若干电子元件 3 l及一第二连接接口3 5;其中，该第二电子元件 进一步3 l包含一显示装置3 1 2及一解码芯片3 1 1 ，其中该解码芯片3 1 1是耦接至该第二连接接口 3 5及该显示装置3 1 2 ，其是依照英特尔(Intel) 所发出的低脚位数接口规格(LowPinCount Interface Specification)所设计，而该显示装置3 1 2例如但 不限于为一七段式发光二极管显示器。于步骤3中，将该除错卡3 0斜插于该插槽2 0 中，使该第二连接接口3 5与该第一连接接口1 5接 触，使信号可以在该基板1 0及该除错卡3 0间传送； 该除错卡3 0例如但不限于是以4 5 °角斜插于该插 槽2 0中。于步骤4中，该电子元件3 l解码该信号并产生 一信息代码，并加以显示；该除错卡3 0上的解码芯 片3 1 l将该基板l Q上的信号进行解码并产生一信 息代码，再利用该显示装置3 1 2将此信息代码显示 出来。接着将此信息代码对照英特尔所提供的错误信 息码列表(Error Code List),让研发与客服维修人 员知道该基板1 Q上是否有误而得以进行维修。因此，由上述本发明的基板测试接口及其方法， 其利用主机板上的存储器插槽固持及提供除错卡的电源及接地信号，使维修人员于检修笔记型计算机时， 只需打开存储器插槽的外盖即可进行维修，因此，确 可改善已知计算机基板测试的缺点。本发明所揭示的，乃较佳实施例，凡是局部的变 更或修饰而于本发明的技术思想而为熟习该项技术的 人所易于推知的，倶不脱本发明的专利权范畴。
权利要求
1. 一种基板测试接口，其特征在于，其包括一基板，其上包含若干第一电子元件与若干信号线且该第一电子元件是与该信号线相互连接；一插槽，是位于该基板上，其可供插接一外接式适配卡并用以固定一除错卡；以及一第一连接接口，位于该基板上之一区域并用以与该除错卡上的一第二连接接口相互连结，以通过该第一连接接口与该第二连接接口在该基板与该除错卡间传送一信号，其中该区域为该除错卡与该基板结合时，该除错卡于一轴向垂直映像至该基板的区域且该第一连接接口通过该信号线与部份该第一电子元件连接。
2 .如权利要求1项所述的基板测试接口 ，其特征 在于，其中该第 一 连接接口包括若干接触点，而该第 二连接接口则为 一 弹片式连接器，其包括若干弹片， 且该弹片的数量等于该接触点的数量。
3 .如权利要求1项所述的基板测试接口 ，其特征在于，其中该插槽为该基板上的一 S0-DIMM存储卡插 槽，且其结构为一 "n "字状。
4 .如权利要求1项所述的基板测试接口 ，其特征 在于，其中该除错卡的一侧进一步具有若干金手指， 其可经由该插槽取得该基板上的电源及接地信号。
5 .如权利要求1项所述的基板测试接口 ，其特征在于，其中该除错卡包含若干第二电子元件，其包含显示装置及一译码芯片，其中该译码芯片是耦接至该第二连接接口及该显示装置，且该第二连接接口是置于该除错卡上异于该第二电子元件的另一侧且相对于该第一连接接口的位置，以可与该第一连接接口接触
6 .如权利要求1项所述的基板测试接口,其特征在于，其中该轴向垂直于该基板的表面包含该第一电子元件。
7 .如权利要求1项所述的基板测试接口，其特征在于，其中该外接式适配卡为一存储卡或显示卡，且该基板是为 一 桌上型计算机的主机板或笔记型计算丰几的主机板。
8 .如权利要求1项所述的基板测试接口，其特征在于,其中该除错卡上进一步具有一连接器，以供与一第二基板连接。
9 . 一种基板测试接口 ，其特征在于，其包括 一第一基板，其上包含若干第一电子元件及若干信号线且该第一电子元件是与该信号线相互连接；—插槽，是位于该基板上，其可供插接——■外接式适配卡并用以固定 一 第二基板，其中该第—基板利用一信号连接线连接 一 除错卡且该第二基板上的令件咼度低于该除错卡上的零件高度;以及—第一连接接口 ，位于该第 一 基板上的—区域，并与该第二基板上的 一 第二连接接口相互连接，以通过该第一连接接口与该第二连接接口在该第—基板与该第一基板间传送 一 信号并将该信号由该信号连接线传送至该除错卡，其中该区域为该第—基板与该第基板结合时，该第二基板于一轴向垂直映像至该第基板的区域且该第 一 连接接口通过该信号线与部份该第 一 电子元件连接。
10 .如权利要求9项所述的基板测试接口 ，其特 征在于，其中该第一连接接口包括若干接触点，而该 第二连接接口则为 一 弹片式连接器，其包括若干弹片， 且该弹片的数量等于该接触点的数量。
11.如权利要求9项所述的基板测试接口 ，其特 征在于，其中该插槽为该第 一 基板上的一 SO-D工MM存 储卡插槽，且其结构为一 "n "字状。
12 .如权利要求9项所述的基板测试接口 ，其特 征在于，其中该第二基板包含一第一连接器及一第二连接器，该除错卡包含若干第二电子元件及一第二连接器，该若干第电子元件包含 一 显示装置及—译码芯片，其中该译码芯片是耦接至该第三连接器及该显示装置，且该第连接接口是置于该第二基板上异于该第一连接器及第二连接器的另一侧且相对于该第—连接接口的位置，可与该第一连接接口接触。
13 .如权利要求1 2项所述的基板测试接口 ，其 特征在于，其中该第一连接器是为一 SUPER I/O连接 器，且该第二连接器由该信号连接线与该第三连接器 连接。
14 .如权利要求9项所述的基板测试接口 ，其特 征在于，其中该轴向垂直于该基板的表面包含该第一 电子元件。
15 .如权利要求9项所述的基板测试接口 ，其特 征在于，其中该第二基板上进一步具有一第四连接器， 其供与一键盘连接。
16 ,-种基板测试方法，该基板具有 一 插槽，其 特征在于，其包括下列步骤于该基板上靠近该插槽处设置一第一连接接口；提供一除错卡，其上包含若干电子元件及一第二 连接接口 ；将该除错卡斜插于该插槽中，使该第二连接接口与该第 一 连接接口接触，使信号可以在该基板及该除 错卡间传送；以及该电子元件译码该信号并产生 一 信息代码，并加 以显示。
17.如权利要求1 6项所述的基板测试方法，其 特征在于，其中该第一连接接口包括若干接触点，而 该第二连接接口则为一弹片式连接器，其包括若干弹 片，且该弹片的数量等于该接触点的数量。
18.如权利要求1 6项所述的基板测试方法，其 特征在于，其中该接触点的数量为十个，且其分别代 表PCLK—PCI_SI0 、LPC—AD0 、 LPC_AD1 、LPC—AD2 、 LPC —AD3、 LPC_FRAME#、 PCIRST#、 LPC —DRQ1#/E5 1 —RXD 、 SER工RQ/E5 1 —RDX及+3VALW的信号。
19.如权利要求1 6项所述的基板测试方法，其 特征在于，其中该插槽为该基板上的一 SO-DIMM存储 卡插槽，且其结构为一 "n "字状。
20.如权利要求1 6项所述的基板测试方法，其 特征在于，其中该除错卡上的若干第二电子元件包含 一显示装置及 一 译码芯片，其中该译码芯片是耦接至 该第二连接接口及该显示装置，且该显示装置是为一 七段式发光二极管显示器。
21 .如权利要求1 6项所述的基板测试方法，其特征在于，其中该基板是为一桌上型计算机的主机板 或笔记型计算机的主机板。
22 .如权利要求16项所述的基板测试方法，其特征在于，其中该除错卡是以4 5 °角斜插于该插槽中。
全文摘要
本发明是关于一种基板测试接口，其包括一基板，其上包含若干第一电子元件、若干信号线及一第一连接接口，且该第一电子元件是与该信号线相互连接；一插槽，是位于该基板上，其可供插接一外接式适配卡；以及一除错卡，是可插置于该插槽中，其上包含若干第二电子元件及一第二连接接口；当该除错卡插置于该插槽中以固持在该基板上时，该第二连接接口将与该第一连接接口接触，使信号可以在该基板及该除错卡间传送。此外，本发明亦提供一种基板测试方法。
文档编号H01R12/14GK101246445SQ20071007923
公开日2008年8月20日 申请日期2007年2月13日 优先权日2007年2月13日
发明者凌国钧, 蔡明升, 邓书亘, 陈冠廷 申请人:仁宝电脑工业股份有限公司