专利名称：：钨膜的形成方法及使用其的半导体装置的布线的形成方法
技术领域：
：本发明一般涉及半导体装置制造的方法，且更具体而言，涉及形成具有低电阻率与低表面粗糙度的钨膜的方法以及使用该鴒膜的半导体装置的布线的形成方法。
背景技术：
：半导体装置中的布线例如栅极主要是由多晶硅膜形成。使用多晶硅膜是因为其可充分满足半导体装置中栅极所要求的物理特性，例如高的熔点，易于形成薄膜，易于图案化线，在氧化气氛中的稳定性，以及形成平坦化的表面。此外，在金属氧化物半导体场效晶体管(MOSFET)装置中，低的栅极电阻可以通过将诸如磷(P)、砷(As)或硼(B)的掺杂剂掺入多晶硅栅极来实现。但是，随着半导体装置中的集成水平提高，栅极线宽、栅极绝缘膜厚度及结深度减小。这些减小使得难以实现多晶硅制成的栅极中所需的低电阻。于是，需要发展出可取代多晶硅膜的新型的栅极材料。在发展的初期阶段，金属硅化物膜采用作为栅极材料，且发展出由多晶硅膜和金属硅化物膜的层叠结构形成的多晶金属硅化物栅极。然而，在实现亚100nm技术的半导体装置中所需的低电阻时，该多晶金属硅化物栅极也遭遇到限制。因此，最近的发展是朝向多晶硅膜和金属膜的层叠结构所形成的金属栅极的方向。金属栅极不会利用掺杂剂，因此可以解决在多晶硅化物栅极中所产生的问题。并且，金属膜中使用的金属具有与硅的中间带隙相对应的功函数，使得可以应用金属膜做为单一栅极，并可同时用于NMOS区域和PMOS区域中。例如，利用鴒作为钨栅极正被积极地研究中。但是，当使用鴒作为栅极材料时仍存在一问题，即，栅极临界尺寸的减小、线宽效应、以及鴒电阻率的增加导致了栅极电阻的增加。因此，已经进行许多研究以解决由于钨电阻率增加所导致的增大的栅极电阻的问题。直至目前为止，进行了很多未成功的尝试来解决栅极电阻增加的问题
发明内容本发明的实施例涉及一种钨膜的形成方法，其允许钨膜具有低电阻率。此外，本发明的实施例涉及一种鴒膜的形成方法，其允许鴒膜具有低电阻率且在后续工艺中也不会导致任何缺陷。再者，本发明的实施例涉及一种半导体装置的布线的形成方法，其通过使用鵠膜的形成方法使得鵠膜具有低电阻率且在后续工艺中不导致缺陷，从而确保半导体装置的生产良率及可靠性。在一个实施例中，鴒膜的形成方法包含步骤在半导体基底上方形成具有非晶相和卩相至少一种的钨成核层；在该鴒成核层上方形成具有a相的第一鴒层；以及通过物理气相沉积工艺在该第一鵠层上方形成第二鵠层。该鴒成核层可利用化学气相沉积工艺或原子层沉积工艺来形成。该鴒成核层是通过流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。当该鴒成核层形成时，该含有B的气体可含有B2H6气体，且含有W的气体可包含WF6气体。该鴒成核层可被形成包含第一成核层和第二成核层的层叠结构。该第一成核层是通过流通含有Si的气体做为反应气体和流通含有W的气体做为源气体来形成。该第一成核层是通过流通SiH4气体做为反应气体和流通WF6气体做为源气体来形成。该第一成核层是通过重复一包含流通反应气体、第一净化(purge)、流通源气体以及第二净化的工艺来形成。该第二成核层是通过流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。当该第二成核层形成时，该含有B的气体可包含B2H6气体，且该含有W的气体可包含WF6气体。该第二成核层是通过重复一包含流通反应气体、第一净化、流通源气体以及第二净化的工艺来形成。该第二成核层是通过单独流通含有B的反应气体到第一成核层的表面上来形成。备选地，该第二成核层可通过重复一流通包含B2Hs的反应气体及净化的工艺来形成。6该第一鴒层利用化学气相沉积工艺或原子层沉积工艺来形成。该第一鴒层是通过流通WF6气体和H2气体来形成。在另一实施例中，半导体装置的布线的形成方法包括步骤在半导体基底上方形成阻挡膜；在该阻挡膜上方形成鵠膜；以及蚀刻该鴒膜和该阻挡膜以形成布线，其中形成鵠膜的步骤包括在该阻挡膜上方形成具有非晶相和卩相至少一种的鴒成核层；在该钨成核层上方形成具有a相的第一鴒层；以及在该第一鵠层上方通过物理气相沉积工艺形成第二鵠层。在形成阻挡膜的步骤之前，该方法可进一步包括在半导体基底上方形成栅极绝缘膜；以及在该栅极绝缘膜上方形成多晶硅膜。该鴒成核层可利用化学气相沉积工艺或原子层沉积工艺来形成。该鴒成核层是通过流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。当形成该鵠成核层时，该含有B的气体可以是B2H6气体，且该含有W的气体可以是WF6气体。该鴒成核层也可以形成为第一成核层和第二成核层的层叠结构。该第一成核层是通过流通含有Si的气体做为反应气体和流通含有W的气体做为源气体来形成。当该第一成核层形成时，该含有Si的气体可以为SiH4气体，且该含有W的气体可以为WF6气体。该第一成核层是通过重复一包含流通反应气体、第一净化、流通源气体以及第二净化的工艺来形成。该第二成核层是通过流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。当该第二成核层形成时，该含有B的气体可以为B2H6气体，且该含有W的气体可以为WF6气体。该第二成核层是通过重复一包含流通反应气体、第一净化、流通源气体以及第二净化的工艺来形成。备选地，该第二成核层可通过仅流通包含B的反应气体到第一成核层的表面上来形成。当按这种方式形成该第二成核层时，则流通含有B2H6的反应气体以及净化的工艺被重复。该第一钨层利用化学气相沉积工艺或原子层沉积工艺来形成。该第一鴒层通过流通WF6气体以及H2气体来形成。图1的截面图示出低电阻率鴒膜和物理气相沉积(PVD)的鵠膜。图2示出的截面图用以说明依照本发明的实施例的鵠膜形成方法。图3的曲线图示出依照本发明的实施例的鴒膜形成方法中，PVD鴒膜的电阻率与晶粒尺寸的关系。图4的截面图示出依照本发明的实施例的鴒膜形成方法中，形成于低电阻率鵠膜上方的PVD钨膜。图5A至5D的截面图示出依照本发明的实施例的半导体装置的布线的制造方法的工艺步骤。具体实施例方式在本发明中，布线钨膜形成包含利用低电阻率钨(LRW)沉积工艺形成的第一鴒层以及利用物理气相沉积(PVD)工艺形成的第二钨层的层叠结构。这里，通过利用成核层和体鵠层之间结晶结构的差异来形成通过LRW沉积工艺形成的鵠膜(下文中，称之为低电阻率鵠膜)。体钨层具有结晶a相且生长在成核层上方，该成核层具有非晶相或P相；且因此，钨膜将具有大的晶粒尺寸。该低电阻率鴒膜与以PVD工艺(下文中，称之为PVD钨膜)形成的钨膜相比具有显著更^f氐的电阻率。然而，该低电阻率鴒膜具有差的形貌，这可能在后续工艺中反过来导致缺陷，造成在后续光刻工艺中的不良曝光。图1的截面图示出低电阻率钨膜以及形成于底层膜上方的PVD钨膜。参考符号g/s及G/B分别代表晶粒尺寸和晶界。在图1中，示于图的左侧的低电阻率鴒膜120,与示于右侧的的PVD鴒膜140相比，具有较长的晶粒尺寸g/s和更差的形貌(即，更粗糙的表面)。低电阻率鴒膜120差的形貌使得难以单独用低电阻率鴒膜120来形成栅极。例如，尽管低电阻率钨膜120由于其长的晶粒尺寸g/s而具有低电阻率的优点，但由于差的表面粗糙度而导致工艺问题。类似地，仅具有PVD鵠膜140的栅极不令人满意。虽然PVD鴒膜140具有良好的表面粗糙度且因此不会在后续工艺中导致缺陷，但PVD钨膜140由于晶粒尺寸g/s短而具有高的电阻率。如果该PVD鴒膜形成于低电阻率鵠膜上方(如本发明中所做的)，PVD钨膜通过与低电阻率钨膜的匹配生长来形成。结果，通过匹配生长所形成的PVD鴒膜具有与该低电阻率钨膜类似的晶粒尺寸。因此，如果布线鴒膜形成包含利用LRW沉积工艺的第一鴒层和使用PVD工艺的第二鵠层的层叠结构，则第一鴒层具有大的晶粒尺寸，且即使第二鴒层通过PVD工艺来形成，该第二鴒层也具有大的晶粒尺寸(类似于第一鴒层)，这是因为该第二鴒层是通过匹配生长来形成。因此，在本发明中，尽管第二钨层是通过PVD工艺来生长，但该第二鴒层可利用底层膜(即，通过LRW沉积工艺形成的第一鵠层)而形成具有大的晶粒尺寸。因此，可以形成整个钨膜具有大的晶粒尺寸的钨膜，且因此实现具有低电阻率的布线(即，栅极)。此外，本发明的布线钨膜(包含低电阻率钨膜和PVD钨膜)具有低的表面粗糙度，因为在其表面上通过PVD工艺形成了体鵠，且因此该布线钨膜在后续工艺中不会导致缺陷。结果，可以提高生产良率以及半导体装置的可靠性。另外，在形成位线等时也可以使用本发明的钨膜的形成方法。同样，可以大幅提高半导体装置的可靠性及特性。下文中，参考附图描述本发明的优选实施例。图2的截面图示出依据本发明的实施例的钨膜的形成方法。如图2所示，鴒膜200形成包含低电阻率鴒膜220和PVD鴒膜240的层叠结构。通过在具有非晶相或P相的钨成核层212上方生长具有a相的第一鴒层214来形成低电阻率鴒膜220。PVD鴒膜240为第二钨层(其通过PVD工艺形成)，且通过在第一鴒层214上方匹配生长来形成。具有非晶相或P相的钨成核层212是通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺(优选ALD工艺)来形成。同样地，鴒成核层212形成包含第一成核层212a和第二成核层212b的层叠结构。第一成核层212a是通过流通含有Si的气体做为反应气体和流通含有W的气体作为源气体来形成。例如，第一成核层212a可通过流通SiH4气体4故为反应气体和流通WF6气体做为源气体来形成。同样地，第一成核层212a通过交替流通SiH4反应气体和WF6源气体来形成(即，流通反应气体、净化、流通源气体以及9净化的工艺)，并且重复该工艺1至10次(优选地重复该工艺3至4次)。第二成核层212b导致整个成核层具有p相，且通过流通B2H6气体做为反应气体和流通含有W的气体(例如，WF6气体)做为源气体来形成。同样地，第二成核层212b通过交替流通B2H6反应气体和WF6源气体来形成，即，重复包括流通B2H6反应气体、净化、流通WF6源气体以及净化的工艺3至10次，优选地重复该工艺4至6次。同样地，为了改善均匀性，可以仅流通B2H6反应气体到第一成核层212a的表面上而不流通WF6源气体来形成第二成核层212b。该方法^皮称为浸渍(soaking)方法，且该工艺包含流通B2H6反应气体以及净化。在浸渍方法中，该工艺需重复3至10次，且优选地重复4至6次。此外，鴒成核层212可以形成为单层结构而不是层叠结构。这种情况下，鹌成核层212是通过流通B2H6气体估文为反应气体和流通含有W的气体(例如，WF6气体)做为源气体来形成。第一鵠层214是利用CVD工艺或ALD工艺，通过交替地或一起地流通WF6源气体以及H2反应气体来形成。优选地，第一钨层213通过CVD工艺来形成。PVD鴒膜240(即，通过PVD工艺形成的第二钨层)是在低电阻率钨膜220的第一鵠层214上方通过匹配生长来形成。依照本发明的实施例的PVD鴒膜240形成为与由传统PVD工艺形成的鴒膜相比具有更大的晶粒尺寸。这里，PVD鵠膜240的晶粒尺寸正比于当形成低电阻率膜220时所进行的成核层沉积循环次数。当成核层沉积循环的次数增加时，晶粒尺寸随之增加，且当晶粒尺寸增加时，鵠膜200的电阻率随之减小。下面的表1示出PVD鴒膜、低电阻率鴒膜及才艮据本发明的实施例的包含低电阻率鴒膜和PVD鵠膜的层叠膜之间的电阻率、粗糙度及晶粒尺寸的比较。表1<table>tableseeoriginaldocumentpage10</column></row><table>如表1所示，根据本发明的实施例的包含低电阻率钨膜和PVD钨膜的层叠膜具有低的表面电阻(Rs)以及与低电阻率鵠膜类似的低电阻率。如前所述，这是由于该层叠膜具有大的晶粒尺寸、以及比低电阻率鴒膜的低得多的表面粗糙度。因此，根据本发明的实施例的低电阻率鵠膜与PVD鵠膜的层叠膜具有低的电阻率和表面粗糙度，使得可以实现低电阻率的布线并避免工艺缺陷以提高半导体装置的生产良率和可靠性。图3的曲线图说明依据本发明实施例的鵠膜形成方法的PVD鵠膜的电阻率与晶粒尺寸的关系。在图3所示例l-例7每一个中，用于形成第一成核层的沉积循环为4次，用于形成第二成核层的浸渍工艺分别实施0到6次。参考图3可以理解，在第一成核层沉积循环被实施4次时，钨膜的晶粒尺寸(g/s:虚线)随着浸渍循环次数的增加而增大，且鵠膜的电阻率(p:实线)随着晶粒尺寸的增加而减少。因此，从图3可以解释，随着用于形成第一和第二成核层的沉积循环(特别是用于形成第二成核层的沉积循环)被实施的次数增加，钨膜的晶粒尺寸随之增加；且也可以解释，形成于低电阻率鴒膜上方的PVD鴒膜由于匹配生长而也具有大的晶粒尺寸。因此，在本发明中，通过在低电阻率鴒膜上方形成的PVD钨膜，则可以增大整个鴒膜的晶粒尺寸并因此形成具有低电阻率的布线钨膜。图4的截面图示出依据本发明实施例的鴒膜形成方法中形成于低电阻率鹌膜上方的PVD钨膜。首先，低电阻率鴒膜220具有极差的形貌，即，大的表面粗糙度，如图4的左侧图所示。随着膜的厚度增加，这种差的形貌急剧恶化。但是，如图4的右侧图所示，如果PVD鴒膜240形成于薄的低电阻率鴒膜220上方，则PVD鴒膜240形成为具有良好的表面粗糙度；且因此，整个鸽膜200的表面具有低的表面粗糙度，即，良好的形貌。因此，依据本发明实施例形成的鵠膜200具有良好的表面粗糙度，并因此不会在后续工艺中导致缺陷。就此而言，在本发明中，可以提高半导体装置的生产良率及可靠性。图5A至5D的截面图示出使用上述鴒膜形成方法的半导体装置的布线制造方法的工艺步骤。参考图5A，栅极绝缘膜502形成于半导体基底500上方。栅极绝缘膜200810080788.6氧化硅膜(Si02)、氮化硅膜(SiN)、氮氧化硅膜(SiON)以及具有高介电常数的金属氧化物膜(MxOy)、或者它们的层叠膜。例如，栅极绝缘膜502是由氮氧化物膜(SiON)形成。掺杂有p型杂质的多晶硅膜504形成于栅极绝缘膜502上方。阻挡膜510随后形成于多晶硅膜504上方。阻挡膜510形成为下述之一钬膜与氮化钨膜(Ti/WN)的层叠结构；氮化钛膜、钛膜及氮化钨膜(Ti/TiN/WN)的层叠结构；以及钛膜、氮化钨膜及氮化钛膜(Ti/WN/TiN)的层叠结构。参考图5B中，具有非晶相或p相的钨成核层512通过CVD工艺或ALD工艺(优选地通过ALD工艺)形成于阻挡膜510上方，且随后具有a相的第一鴒层514通过CVD工艺或ALD工艺形成于鴒成核层512上方，以形成低电阻率鴒膜520。尽管未详细地示出，鴒成核层512形成为第一成核层和第二成核层的层叠结构，该第一成核层是通过流通SiH4气体做为反应气体和流通WFe气体做为源气体来形成，该第二成核层是通过流通B2H6气体做为反应气体和流通WF6气体做为源气体来形成。第一成核层通过交替流通反应气体和源气体来形成，即，包含流通反应气体、净化、流通源气体以及净化的工艺重复1至10次，且优选地重复3至4次。第二成核层通过重复交替流通反应气体和源气体的工艺3至10次来形成，优选地重复4至6次。备选地，可以将鵠成核层512形成为包括第一成核层和第二成核层的层叠结构，该第一成核层是通过流通SiH4气体做为反应气体和流通WF6气体做为源气体来形成，而第二成核层是通过单独浸渍B2H6反应气体来形成。这种情况下，包含流通B2H6反应气体和净化的工艺被重复3至10次，且优选地重复4至6次。鴒成核层512也可形成为单层结构。这种情况下，鵠成核层512通过流通B2H6气体做为反应气体和流通WF6气体作为源气体并交替流通反应气体和源气体来形成，即，包含流通反应气体、净化、流通源气体以及净化的工艺被重复1至10次，且优选地重复3至4次。此外，虽然通过交替流通SiH4或B2H6反应气体和流通WF6源气体来形成鴒成核层512的上述方法是依据ALD方法，但是也可以通过同时注入这些气体的CVD方法来形成钨成核层512。第一鵠层514是利用CVD工艺或ALD工艺(优选地通过CVD工艺)通过流通WF6气体做为源气体和流通H2气体做为反应气体来形成。如图5B12所示，此时，低电阻率鴒膜520中的第一鴒层514具有差的表面粗糙度。参考图5C，第二钨层540是通过PVD工艺形成于^f氐电阻率鴒膜520(其包含鴒成核层512和第一鴒层514的层叠结构)上方，以形成由包含低电阻率鴒膜520与第二鴒层540的层叠结构形成的布线鵠膜550。这里，第二鴒层540形成为具有大的晶粒尺寸(不像由传统PVD工艺形成的体鵠膜)，因为第二钨层540是通过匹配生长而形成于低电阻率鴒膜520的第一鴒层514上方。因此，由低电阻率鴒膜520和PVD鴒膜(即，通过PVD工艺形成的第二鴒层540)的层叠结构形成的整个鴒膜550具有大的晶粒尺寸并因此具有低的电阻率。此外，在本发明中，如果第二鴒层540通过PVD工艺形成；且如前所述，由传统PVD工艺形成的体鴒膜具有良好的表面粗糙度。就此而言，本发明的鴒膜550也具有良好的表面粗糙度。因此，本发明的鵠膜550由于其良好的表面粗糙度而不会在后续工艺中导致缺陷。参考图5D，用于定义栅极形成区域的硬掩模形成于钨膜550上方。钨膜550、阻挡膜510、掺杂有p型杂质的多晶硅膜504、以及栅极绝缘膜502以硬掩模560做为蚀刻掩模被蚀刻以形成布线，即，钨栅极570。这里，由于鵠膜550具有良好的表面粗糙度，其不会在后续工艺中导致缺陷，例如，不良曝光。于是，本发明的钨栅极可用平稳的方式来形成，且因此确保半导体装置的特性与可靠度。上述说明将本发明的钨膜的形成方法应用于形成栅极，但本发明也可以应用于形成位线和形成金属布线。这些情况下，半导体装置的可靠性和特性进一步提高。虽然本发明的特定实施例已于上述详细文字说明与图示中被揭示，而在本发明中的技艺将可能被体会成不同的改变、添加以及取代的型态。但凡是其他未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求的范围内。本申请主张2007年11月30日提出的韩国专利申请10-2007-0123756的优先权，其全部内容引用结合于此。1权利要求1.一种钨膜的形成方法，包括步骤在半导体基底上方形成具有非晶相和β相至少其一的钨成核层；在该钨成核层上方形成具有α相的第一钨层；以及在该第一钨层上方通过物理气相沉积工艺形成第二钨层。2.如权利要求1所述的方法，其中该钨成核层是通过化学气相沉积工艺或原子层沉积工艺来形成。3.如权利要求1所述的方法，其中形成钨成核层的步骤包括流通含有B的气体做为反应气体和流通含有W的气体做为源气体。4.如权利要求3所述的方法，其中所述含有B的气体包括B2H6气体以及所述含有W的气体包括WF6气体。5.如权利要求l所述的方法，其中形成钨成核层的步骤包括步骤在该半导体基底上方形成第一成核层；在该第一成核层上方形成第二成核层。6.如权利要求5所述的方法，其中形成第一成核层的步骤包括流通含有Si的气体做为反应气体和流通含有W的气体做为源气体。7.如权利要求6所述的方法，其中所述含有Si的气体包括SiH4气体以及所述含有W的气体包括WF6气体。8.如权利要求5所述的方法，其中该第一成核层是通过重复一包括流通反应气体、第一净化、流通源气体以及第二净化的工艺来形成。9.如权利要求5所述的方法，其中形成第二成核层的步骤包括流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。10.如权利要求9所述的方法，其中所述含有B的气体包括B2Hg气体以及所述含有W的气体包括WF6气体。11.如权利要求5所述的方法，其中所述第二成核层是通过重复一包括流通反应气体、第一净化、流通源气体、以及第二净化的工艺来形成。12.如权利要求5所述的方法，其中形成第二成核层的步骤包括将含有B的反应气体流通到该第一成核层的表面上。13.如权利要求12所述的方法，其中形成第二成核层的步骤包括重复一包括流通含有B的反应气体以及净化的工艺，其中所述含有B的反应气体包括B2H6。14.如权利要求l所述的方法，其中所述第一鴒层是通过化学气相沉积工艺或原子层沉积工艺来形成。15.如权利要求l所述的方法，其中所述第一鴒层是通过流通WF6气体和H2气体来形成。16.—种半导体装置的布线的形成方法，包括步骤在半导体基底上方形成阻挡膜；在该阻挡膜上方形成钨膜；以及蚀刻该鵠膜和该阻挡膜以形成该布线，其中形成该钨膜的步骤包括步骤在该阻挡膜上方形成具有非晶相和卩相至少其一的钨成核层；在该钨成核层上方形成具有a相的第一钨层；以及在该第一鵠层上方通过物理气相沉积工艺形成第二钨层。17.如权利要求16所述的方法，在形成阻挡膜的步骤之前，进一步包括步骤在该半导体基底上方形成栅极绝缘膜；以及在该栅极绝缘膜上方形成多晶硅膜。18.如权利要求16所述的方法，其中该鵠成核层是通过化学气相沉积工艺或原子层沉积工艺来形成。19.如权利要求16所述的线形成方法，其中形成钨成核层的步骤包括流通含有B的气体做为反应气体和流通含有W的气体做为源气体。20.如权利要求19所述的方法，其中所述含有B的气体包括B2H6气体以及所述含有W的气体包括曹6气体。21.如权利要求16所述的方法，其中形成钨成核层的步骤包括步骤在该阻挡膜上方形成第一成核层；以及在该第一成核层上方形成第二成核层。22.如权利要求21所述的方法，其中形成第一成核层的步骤包括流通含有Si的气体做为反应气体和流通含有W的气体做为源气体。23.如权利要求22所述的方法，其中所述含有Si的气体包括SiH4气体以及所述含有W的气体包括WF6气体。24.如权利要求21所述的方法，其中该第一成核层是通过重复一包括流通反应气体、第一净化、流通源气体以及第二净化的工艺来形成。25.如权利要求21所述的方法，其中形成第二成核层的步骤包括流通含有B的气体做为反应气体和流通含有W的气体做为源气体来形成。26.如权利要求25所述的方法，其中所述含有B的气体包括B2H6气体以及所述含有W的气体包括WF6气体。27.如权利要求21所述的方法，其中所述第二成核层是通过重复一包括流通反应气体、第一净化、流通源气体、以及第二净化的工艺来形成。28.如权利要求21所述的方法，其中形成第二成核层的步骤包括将含有B的反应气体流通到该第一成核层的表面上。29.如权利要求28所述的方法，其中形成第二成核层的步骤包括重复一包括流通含有B的反应气体以及净化的工艺，其中所述含有B的反应气体包括B2H6。30.如权利要求16所述的方法，其中所述第一钨层是通过化学气相沉积工艺或原子层沉积工艺来形成。31.如权利要求16所述的方法，其中所述第一钨层是通过流通WFs气体和H2气体来形成。全文摘要本发明公开了一种钨膜的形成方法和半导体装置的布线的形成方法。该钨膜的形成方法包括在半导体基底上方形成具有非晶相和β相至少其一的钨成核层。随后在钨成核层上方形成具有α相的第一钨层，以形成低电阻率钨膜。在第一钨层上方通过物理气相沉积工艺形成第二钨层，且该第二钨层具有与该低电阻率钨膜类似的大的晶粒尺寸。该钨膜同时具有良好的表面粗糙度与低的电阻率，由此提高半导体装置的生产良率及可靠性。文档编号H01L21/02GK101447427SQ200810080788公开日2009年6月3日申请日期2008年2月18日优先权日2007年11月30日发明者河佳英,金俊基申请人:海力士半导体有限公司