专利名称：用来制造保护结构的方法
技术领域：
本发明的示范性实施例涉及用来制造保护结构的方法。
背景技术：
静电放电(ESD)可以严重损害半导体部件。因此，现在在大部分 半导体部件中都体现了 ESD保护的概念。集成在芯片中的ESD保护部 件限定了电流路径，通过所述路径ESD电流可以在不引起损害的情况 下流动.
尤其是在高速数据传输线的情形下，存在确保ESD保护达到15 kV 而信号波形失真不严重的需要。为此，保护元件必须具有特别低的电 容。
例如从EP0635886B1得知一种ESD保护结构。由于二极管布置的 高衬底厚度，所述结构的缺点是复杂和不准确的可生产性。由于同样 发生的横向外扩散，通过整个衬底厚度的掺杂剂扩散导致不准确性和 高的空间需求。高的衬底厚度引起高的电阻，其有害地影响保护结构 的性能。
发明内容
本发明的目的是详述一种用来制造具有高性能的保护结构的节省 成本的方法。
本发明的实施例 一般地涉及用来制造保护结构的方法，所述方法 包括提供具有第一导电类型的掺杂的半导体衬底，在半导体衬底的 表面施加具有第二导电类型的掺杂的半导体层，在半导体层的第一区 域中形成具有第二导电类型的掺杂的掩埋层，其中所述掩埋层制造在 半导体层和半导体衬底之间的结处，在掩埋层上的半导体层的第一区 域中形成具有笫一导电类型的掺杂的第一掺杂剂区(dopant zone)， 在半导体层的第二区域中形成具有第二导电类型的掺杂的第二掺杂剂
区，在半导体层的第一区域和第二区域之间形成电绝缘，以及为第一 掺杂剂区和第二掺杂剂区形成公共连接装置。通过形成适合的半导体层，所述半导体层的厚度可以被限于最低
必需(bare essential)。然而小的半导体层厚度允许所述结构的宽 度和长度的减小，尤其是依靠工艺时间例如外扩散的缩短，其可以导 致成本节约。
此外，通过小的半导体层厚度，电流流过保护结构的电阻被减小， 这意味着低的箝位电压并且因此改善了保护结构的性能。
本发明的实施例特别地涉及用来制造保护结构的方法，所述方法 包括提供具有第一导电类型的掺杂的半导体基底衬底，在半导体基 底衬底上制造笫一外延层，在第一外延层的被划界的注入区域中注入 第二导电类型的掺杂剂，在第一外延层上施加具有第二导电类型的掺 杂的第二外延层，在第二外延层中形成绝缘区，使得笫二外延层被分 成第一区域和第二区域，在注入区域上的第一区域中制造具有笫一导 电类型的掺杂的第一掺杂剂区，在第二区域中制造具有第二导电类型
的掺杂的第二掺杂剂区，从注入区域向外扩散掺杂剂以便在第一外延 层与第二外延层的第一区域之间的结处形成掩埋层。
借助于第一外延层，具体地说是借助于其厚度，能够适应第一外 延层中第一和第二导电类型之间的结的要求，尤其是对于PN结的击穿 电压。
笫二外延层的厚度再次确定了保护结构的成本和性能，其可以通 过第二外延层的相应适应而产生改善。
以下参考附图更详细地说明本发明的示范性实施例。然而，本发 明并不限于以具体方式描述的实施例，而是可以以合适的方式进行改 进和修改。以适当的方式结合一个实施例的单独特征和特征组合与另
本发明的范围之内。 在附图中
图1示出保护结构的截面示意图2示出保护结构的另一个实施例的截面示意图。
具体实施方式
以下参考附图更详细地说明本发明的示范性实施例之前，要指出 的是，在附图中相同的元件拥有相同或类似的参考标记，并省略所述 元件的重复描述。
图1示出依照根据本发明的方法制造的保护结构100的第一实施 例。在提供的半导体衬底110的表面上施加半导体层120，所述衬底具 有第一导电类型的掺杂。半导体层120具有第二导电类型的掺杂。半 导体层120的掺杂剂浓度被保持得尽可能低以便实现保护结构的最小 电容干扰效应。因此，半导体层的掺杂剂浓度不应超过l * 1015 cm _3。 例如，外延地制造半导体层120。具体地说，半导体层120被制造成具 有2 pm ￡ dl ^ 20 ,的厚度dl。
半导体衬底110具有至少1 x 1018 cnf3的掺杂剂浓度，而半导体 层120被制造成具有比半导体衬底IIO低的掺杂剂浓度。
在半导体层120的第一区域150中形成具有第二导电类型的掺杂 的掩埋层140。掩埋层140制造在半导体层120和半导体衬底110之间 的结170处。这是通过例如在半导体村底110的表面注入掺杂剂以及 掺杂剂随后向外扩散到半导体层120中来完成的。
可替换地，也可以以半导体村底120上的沉积层的形式提供掺杂剂。
为掩埋层140提供掺杂剂通常在将半导体层120制造在半导体衬 底110上之前实现。在这种情况下，掩埋层140被形成得具有比半导 体层120高的掺杂剂浓度。
在1SG30分钟的时间周期内、在1000。C^I^1200。C的温度T下实 现掺杂剂的退火以便形成掩埋层，尤其是5分钟、在1150。C。
作为用于掩埋层140的掺杂剂，硼作为P型掺杂剂是合适的，并 且As、 P作为N型掺杂剂是合适的。
具有第二导电类型的掺杂剂的掩埋层140与半导体衬底110 —起 形成PN结，即二极管，尤其是TVS (瞬态电压抑制器)二极管。
在掩埋层140的上面，具有第一导电类型的掺杂的第一掺杂剂区 180形成在半导体层120的第一区域150中。为此，例如，掺杂剂被注 入到半导体层120中并且随后被激活以及向外扩散。外扩散在950oC 在大约10秒的时间周期t2内发生以便获得尽可能窄的第一扩散区 180。半导体层120的一部分剩余在第一掺杂剂区180和掩埋层140之 间。由具有第一导电类型的掺杂的第一掺杂剂区180、具有很低的第二 导电类型的掺杂的半导体层120以及具有第二导电类型的掺杂的掩埋 层140构成的层序列形成PIN或NIP 二极管。因此掩埋层140首先被 用作PIN/NIP 二极管的一部分并且其次被用作TVS 二极管的一部分。 在该情况下PIN/NIP 二极管和TVS是串联连接的。
具有第二导电类型的掺杂的第二掺杂剂区190形成在半导体层 120的第二区域160中。所述形成同样可以通过掺杂剂的注入和随后掺 杂剂的激活和外扩散来实现。以这样的方式再次设置外扩散时间使得 尽可能窄的第二掺杂剂区190出现。这节省时间、空间并且因此也节 省成本。
在半导体层120的接近表面的侧以与第一掺杂剂区180相同的方 式制造第二掺杂剂区190.从而，半导体层120的一部分也剩余在第二 掺杂剂区190和半导体衬底IIO之间。结果，具有第二导电类型的掺 杂的第二掺杂剂区190、具有很低的第二导电类型的掺杂的半导体层 120以及具有第一导电类型的掺杂的半导体衬底110的层序列形成PIN 或NIP二极管。
第一区域150和第二区域160在半导体层120中彼此并排地设置. 因此，第一区域150中的串联连接的二极管设置与第二区域中的 PIN/NIP 二极管是并联的。第一区域150中的PIN/NIP 二极管沿相反方 向偏置到第二区域160中的NIP/PIN 二极管。
电绝缘结构125形成在半导体层120中，所述绝缘结构横向限定 第一区域150和第二区域160并且使它们彼此隔离。在该情况下，电 绝缘结构125被形成得具有这样的深度使得它从半导体层120的表面 通过半导体层120延伸至少远到半导体村底110。可以以这样的方式制 造电绝缘125:更加迅速并且更加节省空间、为半导体层120选择的层 厚dl更小。
作为实例，通过第一导电类型的掺杂剂的注入和外扩散制造电绝 缘125。由于打算通过整个半导体层120来实现外扩散，所以在大的半 导体层厚度dl的情形下需要长的扩散时间。在这种情形下，摻杂剂也 将横向向外扩散，其导致结构大大加宽并且因而空间需求增加。长的 制造时间和大的空间需求是较高成本的主要因素。因此，半导体层的层厚dl应当被保持得尽可能小。另一方面，PIN/NIP 二极管的寄生电 容增加了小的层厚，其在保护结构的施加中导致更高的干扰影响，例 如信号的失真。因此，必需以这样的方式选择半导体层的厚度dl以获 得电容和制造成本之间的折衷。所述折衷通常是层厚dl $ 8 pm。对 于掺杂剂通过半导体层120的外扩散，为此必需在1150。的扩散温度下 60分钟的扩散时间。
可替换地，也可以通过穿过半导体层120制造沟槽来制造电绝缘 125。所述沟槽尤其也可以至少部分地被填充有电绝缘材料。而且在该 情况下，沟槽的尺寸受半导体层120的层厚dl的影响。为了制造深的 沟槽，必须增加沟槽的宽度。因此，厚的半导体层也影响沟槽的宽度， 其导致对于所述绝缘的更高的空间需求并且因此也增加了成本。
为第一掺杂剂区180和第二掺杂剂区190形成公共连接装置135。 这是例如通过在例如半导体层120上制造绝缘层145例如氧化物层来 完成的。在所述绝缘层145中，在第一掺杂剂区180上以及在第二掺 杂剂区190上形成开口.然后在绝缘层145上以及在开口中制造导电 连接结构135，例如金属层或多晶硅层。连接装置145因此与第一掺杂 剂区180和第二掺杂剂区190接触。
图1示意性地画出电路的轮廓以便示出保护结构的功能。如果负 电压出现在例如输入节点I/O处，则电流将通过第二区域160的PIN 二极管向地GND流走。相比之下，如果正电压出现在I/O处，则笫二 区域160的PIN 二极管被反向偏置并且电流通过第一区域150中的正 向偏置的PIN 二极管传导。然而，仅在最初关断的TVS 二极管的电压 超过阈值电压时电流才会流动。 一旦超过了所述电压TVS 二极管就开 始导通并且电流可以通过第一区域180流到在半导体村底110的背侧 处的接地连接GND。因此，其中集成了保护结构100的电路被保护不受 大于TVS 二极管的阈值电压的过电压的影响。
图2示出根据本发明的保护结构的另一实施例。
保护结构200具有图1的保护结构100的改进。因此，作为实例， 半导体衬底110由半导体基底衬底210和制造在其上的本征层220构 成。
例如本征层被外延地制造，并且没有或仅有非常低的任意导电类 型的掺杂。相比之下，半导体基底村底210具有非常高的利用第一导电类型 的掺杂剂的掺杂。后来的热步骤使掺杂从半导体基底衬底210外扩散 到本征层220中。
在该情形下，本征层220为从半导体基底村底210的外扩散充当 緩冲层。本征层220越厚，则掺杂剂从半导体基底村底210向外扩散 到pn结越远。结果，所述结以较低、较平坦的摻杂轮廓出现，其导致 击穿电压的增加。因此，可以通过本征层220的厚度设置TVS 二极管 的击穿电压。
另外，电绝缘以两部分工艺(two-part process)制造在保护结 构200中作为保护结构100的改进。在该情形下，首先将掺杂剂注入 到半导体衬底110中。在制造半导体层120之后，掺杂剂被再次注入， 但是现在是注入到半导体层120中.掺杂剂随后向外扩散，其导致一 个位于另一个上面的两个掺杂剂区域125，和125"的形成，其共同形成 电绝缘125。结果，能够制造例如更深的进入到半导体衬底110中的电 绝缘125。
根据本发明的方法的另一改进是，至少一个连接区230形成在连 接装置135和掩埋层140之间。因此，例如可以给掩埋层分配偏置电 压。为此，例如利用第二导电类型的掺杂剂并且利用k,lx1017 cnf3的 掺杂剂浓度形成连接区230。此外，可以利用一个位于另一个上面的两 个区230，和230"以两部分的形式形成连接区。
与保护结构100相比，保护结构200具有的改进是，在半导体衬 底110的背侧制造金属层240，所述金属层可以被用作村底连接.
然而，衬底连接也可以通过电绝缘125 (p型沉子(sinker))通 往表面，借此例如WLP封装也变得可能。
保护结构200的所有改进可以一个一个单独地进行或组合地进行， 其分别导致本发明的另外的实施例.
虽然已经关于图l进行了解释，但是图2再次利用形成保护结构 的二极管示出电路示意图。
参考标记列表
100 保护结构 110 半导体衬底120半导体层
125电绝缘
135连接装置
140掩埋层
145绝缘层
150第一区域
160第二区域
170半导体层-半导体衬底结
180第一掺杂剂区
190第二掺杂剂区
200保护结构
210半导体基底衬底
220本征层
230连接区
240金属层。
权利要求
1. 一种制造保护结构(100， 200 )的方法，其中所述方法具有下 列特征提供具有第一导电类型的掺杂的半导体衬底(110), 在半导体衬底(110)的表面处施加具有第二导电类型的掺杂的半 导体层(120)，在半导体层(120)的第一区域(150)中形成具有第二导电类型 的掺杂的掩埋层(140 )，其中所述掩埋层(140 )制造在半导体层(120 ) 和半导体衬底(110)之间的结(170)处，在掩埋层(140)上的半导体层(120)的第一区域(150)中形成 具有第一导电类型的掺杂的第一掺杂剂区(180)，在半导体层(120)的第二区域(160)中形成具有第二导电类型 的掺杂的第二掺杂剂区(190),在半导体层(180)的第一区域(150)和第二区域(160)之间形 成电绝缘(125),以及为第一掺杂剂区(180)和第二掺杂剂区(190)形成公共连接装 置(135)。
2. 如权利要求1所述的方法，其中半导体层(120)被外延地制造。
3. 如权利要求1或2所述的方法，其中半导体层(120)被制造 成具有2 nm《dl《20 nm的厚度dl。
4. 如前述权利要求之一所述的方法，其中半导体层(120)被制 造成具有k《1 x 1015 cm-3的掺杂剂浓度。
5. 如前述权利要求之一所述的方法，其中半导体层(120)被制 造成具有比半导体衬底(110)低的掺杂剂浓度。
6. 如前述权利要求之一所述的方法，其中半导体衬底(110)在 表面处被提供有本征层(220 )。
7. 如权利要求6所述的方法，其中本征层(220 )具有厚度d2， 其中0《d2《8 |Lim。
8. 如前述权利要求之一所述的方法，其中掩埋层(140)被形成 为具有比半导体层(120)更高的掺杂剂浓度。
9. 如前述权利要求之一所述的方法，其中通过高度掺杂的掺杂剂区的外扩散制造掩埋层(140)。
10. 如权利要求9所述的方法，其中所述高度掺杂的掺杂剂区被 注入在半导体衬底(110)的表面处。
11. 如权利要求9所述的方法，其中所述高度掺杂的掺杂剂区被 沉积在半导体衬底(110)的表面上。
12. 如前述权利要求之一所述的方法，其中从半导体层(120)的 表面至少远到半导体衬底(110)形成电绝缘(125)。
13. 如前述权利要求之一所述的方法，其中通过第一导电类型的 掺杂剂的外扩散制造电绝缘(125)。
14. 如前述权利要求1到12中的一个所述的方法，其中通过形成 沟槽制造电绝缘(125)。
15. 如权利要求14所述的方法，其中所述沟槽至少部分地被填充 有电绝缘材料。
16. 如前述权利要求之一所述的方法，其中在连接装置(135)和 掩埋层(140)之间形成至少一个连接区(230 )。
17. 如权利要求16所述的方法，其中利用第二导电类型的掺杂剂 并且利用kv > 1 x 1017 cm 3的掺杂剂浓度形成所述连接区(230 )。
18. 用来制造保护结构(100， 200 )的方法，其中所述方法具有 下列特征提供具有笫一导电类型的掺杂的半导体基底衬底(210)， 在半导体基底衬底(210)上制造笫一外延层(220 )， 在第一外延层(220 )的被划界的注入区域中注入第二导电类型的 掺杂剂，在第一外延层(220 )上施加具有第二导电类型的掺杂的第二外延 层(120),在第二外延层(120)中形成绝缘区(125)，使得第二外延层(120) 被分成第一区域(150)和第二区域(160),在注入区域上的第一区域(150)中制造具有第一导电类型的掺杂 的笫一掺杂剂区(180),在第二区域(160)中制造具有第二导电类型的掺杂的第二掺杂剂 区(190)，从注入区域向外扩散掺杂剂以便在第一外延层(220 )与第二外延层(120)的第一区域(150)之间的结(170)处形成掩埋层(140)。
全文摘要
一种用来制造保护结构的方法，包括提供具有第一导电类型的掺杂的半导体衬底，在半导体衬底的表面施加具有第二导电类型的掺杂的半导体层，在半导体层的第一区域中形成具有第二导电类型的掺杂的掩埋层，其中所述掩埋层制造在半导体层和半导体衬底之间的结处，在掩埋层上的半导体层的第一区域中形成具有第一导电类型的掺杂的第一掺杂剂区，在半导体层的第二区域中形成具有第二导电类型的掺杂的第二掺杂剂区，在半导体层的第一区域和第二区域之间形成电绝缘，为第一掺杂剂区和第二掺杂剂区形成公共连接装置。
文档编号H01L23/58GK101312157SQ20081010882
公开日2008年11月26日 申请日期2008年5月26日 优先权日2007年5月24日
发明者A·施门, C·阿伦斯, D·索卡 申请人:英飞凌科技股份公司