专利名称：半穿反液晶显示装置的像素结构的制作方法
技术领域：
本发明关于一种半穿反液晶显示装置的像素结构的制作方法，尤指一种
具有"[氐温多晶硅薄月莫晶体管(low temperature polysilicon thin film transistor, 简称LTPS TFT)的半穿反液晶显示装置的像素结构的制作方法。
背景技术：
液晶显示器依据照明光的来源不同，可区分为穿透式、反射式、及半穿 反式等三种。穿透式液晶显示器通常具有一用来产生光线的背光源，且背光 源所产生的光线会通过液晶面板而让使用者观看到液晶显示器的画面显示。 反射式液晶显示器则具有反射电极(例如铝电极)，当反射式液晶显示器显示 画面时，环境光是由使用者的观察面进入液晶显示器内，通过液晶面板后再 通过反射电极将光线反射，而被反射的光线会再穿过液晶面板，最后使用者 便可观看到液晶显示器的画面显示。另一方面，半穿反液晶显示器则是同时 具有穿透模式及反射模式的液晶显示器，也就是说，液晶面板的各像素区均 包括有一穿透区域与一反射区域，其中穿透区域是使用背光源，而反射区域 则是使用环境光作为光源。
请参考图1，图1为已知半穿反液晶显示装置的示意图。如图1所示，已 知半穿反液晶显示装置10包括有一阵列基板20、 一彩色滤光片基板30与一 液晶分子层40设置于阵列基板20与彩色滤光片基板30之间。阵列基板20 包括有多个像素区22，且各像素区22均包括有一反射区域27与一穿透区域 28。为了清楚表示出各像素区22的结构，图1中仅绘示一个像素区22作为 说明。阵列基板20包括有多个薄膜晶体管23分别设置于各反射区域27内、多个反射电极24设置于薄膜晶体管23上、 一介电层26设置于反射电极24 与薄膜晶体管23之间，以及多个穿透电极25设置于穿透区域28内。反射电 极24与穿透电极25均与薄膜晶体管23电连接，并接受薄膜晶体管23的控 制而驱动。另一方面，彩色滤光片基板30则包括有多个彩色滤光片32对应 于像素区22设置，以及黑色矩阵34对应于各像素区22的边缘而设置。
根据已知半穿反液晶显示装置的工艺，已知技术一般需要八道或九道掩 膜工艺来形成半穿反液晶显示装置的像素结构。由于每一道掩膜工艺均须包 括诸如沉积、清洁、曝光、刻蚀、光刻胶剥离和检查等众多步骤，因此使得 已知半穿反液晶显示装置具有工艺复杂、产率难以有效提升，以及高制造成 本的问题。
发明内容
本发明的目的的一在于提供一种半穿反液晶显示装置的像素结构的制作 方法，以解决前述已知问题。
为达上述目的，本发明的实施例提供一种半穿反液晶显示装置的像素结 构的制作方法。半穿反液晶显示装置的像素结构制作于基板上，基板具有像 素区，且像素区包括反射区域与穿透区域。首先，在基板上形成图案化半导 体层。之后，对部分图案化半导体层进行第一离子注入工艺，以使部分图案 化半导体层形成第一离子掺杂区，并且于基板上形成介电层覆盖图案化半导 体层。接着再于介电层表面形成图案化第一导电层。图案化第一导电层由依 序堆迭的透明导电层与第一金属层所构成，且图案化第一导电层包括栅极线、 至少一栅极、共用电极线以及设于穿透区域的预定穿透像素电极结构。然后， 对图案化半导体层进行第二离子注入工艺，以于栅极的两侧分别形成源极与 漏极，且漏极与第一离子掺杂区之间具有离子掺杂介面。其后，在基板上形 成层间介电层，再移除部分层间介电层，以使图案化的层间介电层暴露出部 分源极、离子掺杂介面以及预定穿透像素电极结构的第一金属层。随后，于基板上形成第二导电层，覆盖层间介电层与暴露出的第一金属层表面。接着， 进行刻蚀工艺，以同时移除部分第二导电层与穿透区域内的第一金属层，以 形成数据线以及反射像素电极，并暴露出预定穿透像素电极的透明导电层， 以形成穿透像素电极，电连接于反射像素电极。
根据本发明的制作方法，本发明可利用五道掩膜制作出半穿反液晶显示 装置的像素结构，大幅简化半穿反液晶显示装置的制造过程，进而增加产能 并且降低制造成本。
图1为已知半穿反液晶显示装置的示意图。
图2a至图8a为本发明较佳实施例制作半穿反液晶显示装置的像素结构的 顶视示意图。
图2b至图8b绘示的分别是第2a图至第8a图中沿着剖面线n-n'所示的剖 面示意图。
图9为本发明另一较佳实施例制作半穿反液晶显示装置的像素结构与周 边电路的示意图。
10半穿反液晶显示装置20阵列基板
22像素区23薄膜晶体管
24反射电极25穿透电极
26介电层27反射区域
28穿透区域30彩色滤光片基板
32彩色滤光片34黑色矩阵
40液晶分子层100基板
102缓冲层104图案化半导体层
106a第一离子掺杂区106b源极/漏极108栅极介电层110图案化第一导电层
110a栅极线110b栅极
110c共用电极线110d预定穿透像素电极结构
112a源极/漏极112b源极/漏极
114透明导电层116第一金属层
118光刻胶层120a轻掺杂源极/漏极区
120b轻掺杂源极/漏极区122层间介电层
124a接触窗124b接触窗
124c穿透区窗孔126无机介电层
128有机介电层130凸起结构
132第二导电层132a数据线
132b反射像素电极134图案化保护层
134a光刻胶间隙子134b保护垫
210周边电路区270PMOS TFT
280画OS TFTP像素区
R反射区域T穿透区域
具体实施例方式
以下为有关本发明的详细说明与附图。然而所附附图仅供参考与辅助说 明用，并非用来对本发明加以限制。
为使熟习本发明所属技术领域的技术人员能更进一步了解本发明，下文 特列举本发明的数个较佳实施例，并配合所附附图，详细说明本发明的构成 内容及所欲达成的功效。
请参考图2a至图8b。图2a至图8b为本发明较佳实施例制作半穿反液晶 显示装置的像素结构的方法示意图，其中图2a至图8a为顶视图，图2b至图 8b为剖面线n-n'所示的剖面示意图。为了清楚显示各元件的相对位置，于图3a至图8a中将栅极介电层绘示为可透视的元件，且于图6a至图8a中将层间 介电层绘示为可透视的元件，然而已知所述领域者应可理解，实际上的栅极 介电层与层间介电层不需要局限为透明材质。
如图2a与图2b所示，首先提供基板IOO，基板100具有像素区P，且像 素区P包括反射区域R与穿透区域T。接着在基板100上形成缓冲层102，然 后在缓冲层102上形成图案化半导体层104，作为主动层。
缓冲层102与图案化半导体层104的形成方式可先在基板100上全面沉 积无机介电层，例如是氧化硅层或是氮化硅层，作为缓冲层102。接着，通过 低压化学汽相沉积(LPCVD)工艺或离子增强化学汽相沉积(PECVD)工艺 等技术在缓冲层102上形成非晶硅薄膜，然后对非晶硅薄膜进行结晶工艺， 以形成多晶硅薄膜。之后，于多晶硅薄膜上形成光刻胶层(图未示)，利用一 道掩膜对位于多晶硅薄膜上的光刻胶层进行曝光图案化，再利用图案化的光 刻胶层对多晶硅薄膜进行刻蚀，以形成图案化半导体层104，然后再去除图案 化的光刻胶层。
如图3a与图3b所示，利用另一道掩膜工艺对部分的图案化半导体层104 进行第一离子注入工艺，以使部分的图案化半导体层104形成第一离子掺杂 区106a，例如为P+掺杂区(正型重掺杂区)。接着，于基板IOO上形成栅极 介电层108，覆盖图案化半导体层104。于其他实施例中，上述两步骤顺序亦 可互换，例如先于基板100上形成栅极介电层108，再形成第一离子掺杂区 106a。
然后，如图4a与图4b所示，于栅极介电层108表面形成图案化第一导 电层IIO，再于图案化半导体层104中形成N"掺杂区(负型重掺杂区)，作为源 极/漏极112a。其中，图案化第一导电层110由依序堆迭的透明导电层114与 第一金属层116所构成，且图案化第一导电层IIO包括栅极线110a、至少一 栅极110b、共用电极线110c以及设于穿透区域T的预定穿透像素电极结构 110d。其中，共用电极线110c亦可作为像素电容的部份电极。图案化第一导电层UO与源极/漏极112a的形成方式可先在栅极介电层 108上依序沉积透明导电层114、第一金属层116和光刻胶层118。然后，利 用另一道掩膜对光刻胶层118进行曝光图案化，再利用图案化的光刻胶层118 对透明导电层114和第一金属层116进行刻蚀。之后，利用图案化第一导电 层110作为遮罩对图案化半导体层104进行第二离子注入工艺，以于栅极110b 两侧的图案化半导体层104中分别形成N"掺杂区(负型重掺杂区)，作为源极/ 漏极112a。其中，源极/漏极112a与第一离子惨杂区106a之间具有离子掺杂 介面。
如图5a与图5b所示，在形成源极/漏极112a之后，可再进一步刻蚀图案 化第一导电层110，以移除部分图案化第一导电层110，包括移除部分栅极110b 与栅极线110a。之后，利用自对准的方式进行一第三离子注入工艺，而于源 极/漏极112a旁形成N—掺杂区(负型轻掺杂区)，作为轻掺杂源极/漏极区120a。 于进一步沉积后续材料层之前，可移除图案化的光刻胶层118而暴露图案化 第一导电层110。
如图6a与图6b所示，之后，在基板IOO上形成层间介电层122。接着， 移除部分层间介电层122，于层间介电层122中形成接触窗124a、接触窗124b 和穿透区窗孔124c，以使图案化的层间介电层122暴露出部分源极/漏极112a、 位于源极/漏极112a与第一离子掺杂区106a间的离子掺杂介面、部分第一离 子掺杂区106a以及预定穿透像素电极结构110d的第一金属层116。
层间介电层122可包括无机介电层126与有机介电层128依序设于基板 100上。无机介电层126可包括由氮硅化合物所构成，而有机介电层128可包 括由感光材料所构成。其中，于沉积无机介电层126之后，本发明可对基板 IOO进行热处理， 一方面可以活化离子注入工艺中植入的掺杂物，让掺杂物与 图案化半导体层104的多晶硅键结，另一方面，无机介电层126中包括的氢 原子可以扩散至图案化半导体层104中，让氢修补图案化半导体层104中键 结不完全的缺陷。另外，于热处理的过程中，无机介电层126可以保护第一金属层116，避免第一金属层116直接暴露于热处理中。
于反射区域R内，图案化的层间介电层122表面较佳地可包括多个凸起 结构130，使得后续形成的反射电极亦可具有用以散射光线的表面。为了于有 机介电层128中形成深浅不一的引线孔，有机介电层128的曝光工艺可由一 道能够同时提供不同穿透度的掩膜进行曝光，例如为灰阶掩膜、半色调掩膜 或是相位移掩膜，以同时形成贯穿有机介电层128的引线孔以及位于有机介 电层128表面的凸起结构130。其后利用图案化的有机介电层128做为刻蚀遮 罩，对无机介电层126进行刻蚀工艺，形成贯穿层间介电层122和栅极介电 层108的接触窗124a、接触窗124b与穿透区窗孔124c。接触窗124a可暴露 出图案化半导体层104的源极/漏极112a，接触窗124b可暴露出位于源极/漏 极112a与第一离子掺杂区106a间的离子掺杂介面，而穿透区窗孔124c可暴 露出预定穿透像素电极结构110d。
此外，为了于有机介电层128表面形成深浅不一的引线孔，有机介电层 128的曝光工艺亦可由两道掩膜所完成，其中一道掩膜用以定义出接触窗 124a、接触窗124b和穿透区窗孔124c的位置，而另一道掩膜用以形成有机介 电层128表面的凸起结构130。
于穿透区窗孔124c处，本发明对于无机介电层126的刻蚀工艺停止于预 定穿透像素电极结构110d的第一金属层116表面，而不暴露出透明导电层 114。这是因为当利用干刻蚀工艺刻蚀无机介电层126时，若要一并去除位于 穿透区域T的第一金属层116，则位于接触窗124a和接触窗124b下的源极/ 漏极112a与第一离子掺杂区106a也会同时遭到刻蚀；当利用湿刻蚀工艺刻蚀 无机介电层126时，若要一并去除位于穿透区域T的第一金属层116，湿刻蚀 工艺需另外使用对金属刻蚀速率较快的刻蚀剂来避免伤害到源极/漏极U2a 与第一离子掺杂区106a，然而这么一来，湿刻蚀工艺容易完全去除预定穿透 像素电极结构110d的整个第一金属层116，由于湿刻蚀工艺所使用的刻蚀剂 对介电材料的刻蚀速率较慢，因此容易于相邻的层间介电层122处造成底切(imdercut)轮廓，影响后续材料层的覆盖效果。因此，本发明于接触窗的刻蚀 工艺中先保留第一金属层116，用以避免源极/漏极112a、第一离子掺杂区106a 或被覆盖的第一金属层116遭受刻蚀破坏。再者，由于穿透区域T的第一金 属层116可以于后续工艺中与其他金属层一并去除，所以本发明可简化工艺 复杂度。
如图7a与图7b所示，于基板100上形成第二导电层132，例如金属层， 覆盖于层间介电层122与暴露出的第一金属层116、源极/漏极112a与第一离 子掺杂区106a表面。之后于第二导电层132上形成光刻胶层(图未示)，利 用另一道掩膜对位于第二导电层132上的光刻胶层进行曝光图案化，再利用 图案化的光刻胶层作为刻蚀遮罩进行刻蚀工艺，以同时移除部分第二导电层 132与穿透区域T内的第一金属层116，并暴露出预定穿透像素电极110d的 透明导电层114，再移除图案化的光刻胶层。图案化的第二导电层132可以形 成数据线132a以及反射像素电极132b，而穿透区域T内的透明导电层114可 以形成穿透像素电极，电连接于反射像素电极132b。反射像素电极132b可设 置于源极/漏极112a与第一离子掺杂区106a间的离子掺杂介面上，且通过接 触窗124b与穿透区窗孔124c而电连接源极/漏极112a与穿透区域T内的第一 金属层116。数据线132a则可通过接触窗124a电连接至源极/漏极112a。
由于图案化的层间介电层122表面具有凸起结构130，因此其上的反射像 素电极132b亦具有可散射光线的凹凸表面。
其后，本发明可另包括一道掩膜工艺来制作光刻胶间隙子。如图8a与图 8b所示，随后在基板100上形成图案化保护层134，图案化保护层134包括 至少一光刻胶间隙子134a与保护垫134b，可覆盖于基板100的周边电路区(图 未示)与数据线132a表面上，并暴露出穿透区域T与反射区域R。图案化保 护层134可由透光材质或不透光材质所构成。光刻胶间隙子134a可作为基板 IOO与彩色滤光基板(图未示)之间的支撑物，不限于制作于数据线132a上 方，而可以设置于基板100上的任何适合的位置。保护垫134b可覆盖并且保护数据线132a与基板100的周边电路区，提高产品的可靠度。
图案化保护层134亦可包括感光材料。为了使图案化保护层134同时具 有较厚的光刻胶间隙子134a部份与较薄的保护垫134b部份，图案化保护层 134的曝光工艺可由一道可同时提供不同穿透度的掩膜进行曝光，例如为灰阶 掩膜、半色调掩膜或是相位移掩膜。或者，图案化保护层134的曝光工艺亦 可由两道掩膜所完成，其中一道掩膜用以形成较厚的光刻胶间隙子134a，而 另一道掩膜用以形成较薄的保护垫134b。
请参考图9。图9为本发明另一较佳实施例制作半穿反液晶显示装置的像 素结构与周边电路的示意图，其中相同的元件或部位沿用相同的符号来表示。 于本实施例中，位于基板100的周边电路区的部份元件可以与前述像素结构 采用相同工艺与掩膜而同时制作。如图9所示，半穿反液晶显示装置的周边 电路区210包括至少一 P型金属氧化物半导体薄膜晶体管(P-type metal-oxide-semiconductor thin film transistor,简称PMOS TFT) 270与至少一 N型金属氧化物半导体薄膜晶体管(N-type metal-oxide-semiconductor thin film transistor,简称NMOS TFT) 280，而半穿反液晶显示装置的像素区P包括根 据前一实施例所制作的像素结构。
于本实施例中，周边电路区210与像素区P可共用基板100与缓冲层102， 且同时于周边电路区210与像素区P中形成所需的图案化半导体层104。PMOS TFT的源极/漏极106b可与像素区P的第一离子掺杂区106a同时注入，而 NMOS TFT的源极/漏极112b可与像素区P的源极/漏极112a同时注入。同样 地，NMOS TFT的轻掺杂源极/漏极区120b可与像素区P的轻掺杂源极/漏极 区120a同时注入。
根据本发明的工艺设计，本发明可利用五道掩膜制作出半穿反液晶显示 装置的像素结构，大幅简化半穿反液晶显示装置的制造过程，进而增加产能 并且降低制造成本。本发明的特点包括
(1)本发明是利用同一道掩膜刻蚀第一金属层116与透明导电层114，一并形成栅极线110a、栅极llOb、像素电容的共用电极线110c以及预定穿透 像素电极结构110d。
(2) 本发明可直接利用第二导电层132连接至源极/漏极112a、第一离 子掺杂区106a与预定穿透像素电极结构的第一金属层116，并且同时作为反 射像素电极132b，因此大幅简化了像素结构的工艺。
(3) 本发明可另包括第六道掩膜工艺同时制作光刻胶间隙子与保护垫， 作为基板之间的支撑与第二导电层132的保护。
(4) 由于本发明同时使用无机介电层126与有机介电层128作为层间介 电层122，因此可降低导线跨线区域的耦合(coupling)效应，进而减少杂散电 容的存在。
(5) 本发明的接触窗124b即可同时暴露出源极/漏极112a与第一离子掺 杂区106a，因此可以减少像素区的接触窗数目，进而增加像素开口率。
(6) 由于接触窗124b内的第二导电层132可同时电连接源极/漏极112a 与第一离子掺杂区106a，因此可以使源极/漏极112a与第一离子掺杂区106a 具有相同电压，避免源极/漏极112a与第一离子掺杂区106a之间存在P-N接 合介面影响电流的导通。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种半穿反液晶显示装置的像素结构的制作方法，其特征在于，所述像素结构是制作于一基板上，所述基板具有一像素区，且所述像素区包括一反射区域与一穿透区域，所述制作方法包括在所述基板上形成一图案化半导体层；对部分所述图案化半导体层进行一第一离子注入工艺，以使部分所述图案化半导体层形成一第一离子掺杂区，以及于所述基板上形成一介电层覆盖所述图案化半导体层；于所述介电层表面形成一图案化第一导电层，由依序堆迭的一透明导电层与一第一金属层所构成，且所述图案化第一导电层包括一栅极线、至少一栅极、一共用电极线以及设于所述穿透区域的一预定穿透像素电极结构；对所述图案化半导体层进行一第二离子注入工艺，以于所述栅极的两侧分别形成一源极与一漏极，且所述漏极与所述第一离子掺杂区之间形成一离子掺杂介面；在所述基板上形成一层间介电层；移除部分所述层间介电层，以使图案化的所述层间介电层暴露出部分所述源极、所述离子掺杂介面以及所述预定穿透像素电极结构的所述第一金属层；于所述基板上形成一第二导电层，覆盖所述层间介电层与暴露出的所述第一金属层表面；以及进行一刻蚀工艺，以同时移除部分所述第二导电层与所述穿透区域内的所述第一金属层，以形成一数据线以及一反射像素电极，并暴露出所述预定穿透像素电极的所述透明导电层，以形成一穿透像素电极，电连接于所述反射像素电极。
2.如权利要求1所述的方法，其特征在于，所述方法另包括在所述基板上形成一图案化保护层，其包括覆盖所述数据线，并暴露出所述穿透区域与 所述反射区域。
3. 如权利要求2所述的方法，其特征在于，所述图案化保护层另覆盖所 述基板上的一周边电路区表面。
4. 如权利要求2所述的方法，其特征在于，所述图案化保护层包括至少 一光刻胶间隙子。
5. 如权利要求4所述的方法，其特征在于，所述图案化保护层包括一保 护垫，覆盖所述数据线。
6. 如权利要求2所述的方法，其特征在于，所述图案化保护层是利用二 掩膜或一半灰阶掩膜所制作。
7. 如权利要求2所述的方法，其特征在于，所述图案化保护层包括感光 材料。
8. 如权利要求1所述的方法，其特征在于，所述反射像素电极包括设置 于所述离子掺杂介面表面且电连接所述漏极与第一离子掺杂区。
9. 如权利要求1所述的方法，其特征在于，所述层间介电层包括一无机 介电层与一有机介电层依序设于所述基板上。
10. 如权利要求9所述的方法，其特征在于，图案化的所述层间介电层表 面包括多个凸起结构，设于所述反射区域。
11. 如权利要求9所述的方法，其特征在于，所述有机介电层包括感光材 料，且移除部分所述层间介电层的方法包括对所述有机介电层进行一曝光工 艺。
12. 如权利要求1所述的方法，其特征在于，所述第一离子掺杂区包括一 P+掺杂区，所述源极与所述漏极分别包括一 N+掺杂区。
13. 如权利要求l所述的方法，其特征在于，所述方法另包括在形成所述 层间介电层之前，进行下列步骤在形成所述源极与所述漏极之后，移除部分所述图案化第一导电层；以及进行一第三离子注入工艺，而于所述源极与所述漏极的一侧分别形成一 轻掺杂源极区与一轻掺杂漏极区。
14. 如权利要求13所述的方法，其特征在于，移除部分所述图案化第一 导电层的步骤包括移除部分所述栅极与所述栅极线。
15. 如权利要求l所述的方法，其特征在于，所述第二导电层包括一第二金属层。
16. 如权利要求l所述的方法，其特征在于，所述图案化第一导电层包括二栅极设于所述像素区内。
全文摘要
本发明关于一种半穿反液晶显示装置的像素结构的制作方法。本发明的制作方法包括于基板上形成由透明导电层与金属层堆迭而成的图案化第一导电层，作为栅极线、栅极、共用电极线以及设于穿透区域的预定穿透像素电极结构；以及于基板上形成图案化的第二导电层，以形成数据线以及反射像素电极，并且直接连接源极/漏极等离子掺杂区。根据本发明的制作方法，本发明可利用五道掩膜制作出半穿反液晶显示装置的像素结构，大幅简化半穿反液晶显示装置的制造过程，进而增加产能并且降低制造成本。
文档编号H01L21/70GK101408694SQ20081018133
公开日2009年4月15日 申请日期2008年11月19日 优先权日2008年11月19日
发明者庄景桑, 李振岳, 林昆志, 陈昱丞 申请人:友达光电股份有限公司