专利名称：场效应晶体管、半导体开关电路及通信设备的制作方法
技术领域：
本发明涉及采用化合物半导体的场效应晶体管、半导体开关电路和通信设备。
背景技术：
在相关技术中，在诸如移动电话等的通信设备中，FET(场效应晶体管)用作构成半导体开关的开关元件，从而切換例如高频信号传送到天线和从天线接收高频信号的通道。作为用于高频信号中的FET，采用诸如GaAs(神化镓)的化合物半导体的FET等是众所周知的。FET的示例有HEMT (高电子迁移率晶体管)和PHEMT (赝HEMT)等，PHEMT为HEMT的变型示例且通过外延结构等允许晶格失配至所容许的程度而实现较高电子迁移率。此夕卜，作为FET,已知为了改善栅极正向电压(forward voltage)而在栅极单元中采用PN结的 JPHEMT (结赝HEMT)(例如，參见日本特开平11-150264号公报)。
发明内容
具体地，在移动电话中，已经提出诸如GSM(注册商标)(全球移动通信系统)方案、WCDMA(宽带码分多址)方案和CDMA(码分多址)等多模式和多频带。为了响应这些多模式和多频带，已经采用能以低损耗在多个通道之间执行切換的半导体开关。信号传送工作期间的谐波特性(谐波失真)是用于如上所述的高频信号中采用的半导体开关的重要特性之一。谐波特性表现为，当高功率传送的信号输入到半导体开关时，谐波失真特性分量产生为输入的传送信号的频率的整数倍的频率分量。当输入的传送信号的频率作为基频吋，二倍和三倍基频的频率分量分别为二次谐波和三次谐波，它们成为谐波失真。作为如上所述的失真分量的谐波失真干扰相邻于该频率的频率，从而对于采用发生该谐波失真的频率的其它应用是干扰波。因此，必须最小化谐波失真的发生量。为了抑制谐波，已经采用诸如改善导通状态下的FET的导通电阻的线性的方法或者改善截止状态下的FET的功率阻抗特性的方法。为了改善导通状态下的FET的导通电阻的线性，通常可増加FET的尺寸。然而，FET尺寸的增加导致半导体开关的芯片尺寸的増加。希望提供可改善谐波特性而不增加半导体开关的芯片尺寸的场效应晶体管、半导体开关电路和通信设备。根据本发明的实施例，提供一种场效应晶体管，包括源极布线，形成在化合物半导体基板上并且具有以预定间隔彼此平行设置的多个源极电极；漏极布线，形成在化合物半导体基板上并且具有以预定间隔彼此平行设置的多个漏极电极，并且该多个漏极电极在与该多个源极电极并列的方向上交替设置；栅极布线，形成在化合物半导体基板上并且至少在并列方向上具有位于彼此相邻的源极电极和该漏极电极之间的部分；以及多个埋设栅极层，在形成有栅极布线的区域形成在栅极布线下方，并且独立地设置在多个源极电极和多个漏极电极的每ー个电极之间。
在此情况下，多个埋设栅极层的每ー个可由存在于化合物半导体基板上的工作区域中的部分和存在于工作区域之外的区域中的部分形成为直线形状，工作区域包括在源极布线和漏极布线之间的在并列方向上源极电极和漏极电极重叠的部分，并且存在于工作区域之外的区域中的部分可具有用以确保工作区域中的工作的最小长度。根据本发明的 另ー实施例，提供ー种包括场效应晶体管的半导体开关电路。这里，半导体开关电路可具有通过电阻元件连接到场效应晶体管的栅极的输入端子，并且可通过输入到输入端子的开关信号而工作。根据本发明的实施例，提供ー种包括半导体开关电路的通信设备。这里，通信设备可通过半导体开关电路的工作而执行信号的通道切換。
图I是示出根据本发明实施例的场效应晶体管的构造的平面图；图2是示出根据本发明实施例的场效应晶体管的构造的截面图；图3是示出根据本发明实施例的场效应晶体管的构造的局部平面图；图4是示出作为本发明的比较示例的场效应晶体管的构造的局部平面图；图5是示出根据本发明实施例的场效应晶体管另ー构造示例的视图；图6是示出根据本发明实施例的场效应晶体管的另ー构造示例的视图；图7是示出根据本发明实施例的半导体开关电路的构造的视图；图8是示出根据本发明实施例的移动电话的构造的视图；图9是示出二次谐波特性的评价结果的示例的视图；以及图10是示出三次谐波特性的评价结果的示例的视图。
具体实施例方式本发明的实施例提出ー种具有埋设栅极层8的布局，埋设栅极层8形成在栅极布线的布线下方，栅极布线具有场效应晶体管(在下文称为FET)的工作区域(沟道区域)之外的迂回部分，以由此改善谐波特性。[FET的示意构造]下面，參考图I和2描述根据本发明实施例的FET I的构造。此外，图2是横断图I的II-II的局部截面图。根据本实施例的FET I用作构成半导体开关的开关元件，该半导体开关用于例如从移动电话的天线接收高频信号/将高频信号传送到移动电话的天线的通道切換。根据本实施例的FET I构造为JPHEMT。然而，该技术可广泛地应用于JPHEMT之外的普通FET，例如，HEMT和PHEMT等。本FET I采用由诸如GaAs等的化合物半导体形成的化合物半导体基板2构造。如图I和2所示，FET I包括源极布线3、漏极布线4和栅极布线5，它们隔着形成在化合物半导体基板2上的层叠结构而形成在化合物半导体基板2上。源极布线3具有多个源极电极6，并且漏极布线4具有多个漏极电极7。此外，FET I包括埋设栅极层8，其形成在栅极布线5的下方(化合物半导体基板2侧)。如图2所示，FET I包括形成在化合物半导体基板2上的这样的层叠结构从化合物半导体基板2侧依次为缓冲层11、下势垒层12、沟道层13和上势垒层14。这些层通过外延生长顺次形成在化合物半导体基板2上。此外，下势垒层12和沟道层13以及沟道层13和上势垒层14通过异质结接合。缓冲层11形成在化合物半导体基板2上用以改善晶体生长。缓冲层11优选未掺杂，然而，可采用添加了足够低浓度的杂质的缓冲层11。下势垒层12包括下掺杂层12a和形成在下掺杂层12a上的下间隔层12b。下掺杂层12a由添加了 η型杂质的AlGaAs (神化招镓)形成，并且下间隔层12b例如由未掺杂的AlGaAs 形成。沟道层13例如由未掺杂的InGaAs (神化铟镓)形成。沟道层13用作源极电极6和漏极电极7之间的电流通路。上势垒层14包括上间隔层14a、形成在上间隔层14a上的上掺杂层14b以及形成在上掺杂层14b上的扩散层14c。上间隔层14a例如由未掺杂的AlGaAs形成，并且上掺杂层14b例如由添加了 η型杂质的AlGaAs形成。扩散层14c例如由添加了 η型杂质的AlGaAs形成。扩散层14c的杂质浓度低于下掺杂层12a和上掺杂层14b的每ー个的浓度。此外，如图2所示，在上势垒层14的预定位置上，盖层15a和15b以预定间隔形成。在形成盖层15a和15b的状态下，在上势垒层14上形成绝缘膜16，同时覆盖盖层15a和15b。就是说，上势垒层14以及形成在上势垒层14上的盖层15a和15b的外表面由绝缘膜16覆盖。盖层15a和15b例如由添加了作为η型杂质的硅的GaAs形成。绝缘层16例如由Si3N4形成。源极电极6和漏极电极7形成在盖层15a和15b上。在图2中，源极电极6形成在左侧的盖层15a上，而漏极电极7形成在右侧的盖层15b上。在盖层15a上的绝缘膜16中，形成用于在盖层15a上形成源极电极6的开ロ 16a。在通过绝缘膜16的开ロ 16a暴露外表面的状态下的盖层15a上形成源极电极6。类似地，在盖层15b上的绝缘膜16中，形成用于形成漏极电极7的开ロ 16b,使得在通过开ロ 16b暴露外表面的状态下的盖层15b上形成漏极电极7。此外，在上势垒层14上，栅极布线5形成在源极电极6和漏极电极7之间，即盖层15a和盖层15b之间。在绝缘膜16上，形成用于在上势垒层14上形成栅极布线5的开ロ16c。在通过绝缘膜16的开ロ 16c暴露外表面的上势垒层14上，形成栅极布线5。源极电极6和漏极电极7例如以AuGe (金锗)、Ni (镍)和Au (金)顺次层叠的方式形成。在源极电极6和盖层15a之间以及在漏极电极7和盖层15b之间，分别允许欧姆接触。栅极布线5例如以Ti (钛)、Pt (钼)和Au顺次层叠的方式形成。如上所述，在上势垒层14中，源极电极6和漏极电极7分别穿过绝缘膜16形成在以预定间隔设置的盖层15a和15b上，使得栅极布线5穿过绝缘膜16形成在源极电极6和漏极电极7之间。通过绝缘膜16保证了源极电极6和栅极布线5之间以及栅极布线5和漏极电极7之间的绝缘。此外，在上势垒层14的扩散层14c内的栅极布线5的正下方，形成埋设栅极层8。埋设栅极层8的上侧连接到栅极布线5的下側。埋设栅极层8位于栅极布线5和扩散层14c之间，并且形成为其中P型杂质Zn (锌)在一部分扩散层14c中扩散的P型区域。栅极布线5相对于埋设栅极层8用作埋设栅极层8的引出电极(extraction electrode)。此外，形成在上势垒层14上的盖层15a和盖层15b形成在扩散层14c上形成埋设栅极层8的位、置之外的位置。将參考图I描述FET I中的布线布局(布线图案)。此外，为了下面描述的方便，图I的上侧、下侧、左侧和右侧对应于FET I的平面图中的上侧、下侧、左侧和右侧。如图I所示，在FET I的平面图中，FET I中包括的源极布线3和漏极布线4 二者具有梳形图案形状，该平面图相当于化合物半导体基板2的板面方向视图(plate surfacedirectional view;。源极布线3包括多个源极电极6，其隔着如上所述的包括缓冲层11等的层叠结构形成在化合物半导体基板2上，并且以预定间隔彼此平行设置。源极布线3包括在横向方 向上形成为条状的布线部分21以及从布线部分21朝向上侧的竖直方向上形成为条状的多个源极电极6。多个源极电极6在横向方向上以预定间隔彼此平行地形成。根据本实施例的FET I具有四个源极电极6。源极布线3的布线部分21连接到未示出的电极衬垫，使得施加到电极衬垫的电压通过布线部分21施加到多个源极电极6的每ー个。此外，在源极电极6下方，条状电极由与化合物半导体基板2欧姆接触的欧姆金属层(AuGe/Ni/Au)形成。漏极布线4包括多个漏极电极7，其隔着如上所述的包括缓冲层11等的层叠结构形成在化合物半导体基板2上，并且在与多个源极电极6并列的方向上交替设置。漏极布线4包括在横向方向上形成为条状的布线部分22和在从布线部分22朝向下侧的竖直方向上形成为条状的多个漏极电极7。多个漏极电极7在横向方向上以预定的间隔彼此平行地形成。根据本实施例的FET I具有四个漏极电极7。漏极布线4的布线部分22连接到未示出的电极衬垫，使得施加到电极衬垫的电压通过布线部分22施加到多个漏极电极7的每ー个。此外，在漏极电极7下方，条状电极由与化合物半导体基板2欧姆接触的欧姆金属层形成。源极布线3和漏极布线4的两个布线使源极电极6和漏极电极7 (梳状图案的梳齿部分)彼此面对，使得两个布线以梳齿部分彼此啮合的方式形成。因此，源极电极6和漏极电极7在源极布线3和漏极布线4之间的横向方向(并列方向)上交替地设置。栅极布线5形成在源极布线3和漏极布线4之间。栅极布线5是所谓的蛇行形式的布线，其设置为在彼此面对的源极电极6和漏极电极7之间以蜿蜒的方式蛇行。栅极布线5包括形成在竖直方向上的直线部分5a以及与彼此相邻的直线部分5a交替地在至少上端部或下端部连接的迂回部分5b，使得直线部分5a和迂回部分5b在横向方向上交替地连续。在竖直方向上形成的直线部分5a位于源极电极6和漏极电极7之间。迂回部分5位于源极电极6或漏极电极7的末端与漏极布线4的布线部分22或源极布线3的布线部分21之间。在本实施例中，在位于源极电极6左侧和右侧二者的直线部分5a中，上端部通过迂回部分5b彼此连接，并且在位于漏极电极7左侧和右侧二者的直线部分5a中，下端部通过迂回部分5b彼此连接。这样，栅极布线5隔着如上所述的包括缓冲层11等的层叠结构形成在化合物半导体基板2上，因此具有直线部分5a,直线部分5a是位于并列方向上(在横向方向上)彼此相邻的源极电极6和漏极电极7之间的部分。栅极布线5通过迂回部分5b以连续方式形成，同时具有源极电极6和漏极电极7之间的直线部分5a。
具有如上构造的FET I具有由图I中的虚线围绕的区域示出的工作区域30。工作区域30是杂质区域，并且定义为具有预定沟道宽度Wl的沟道区域。在工作区域30中，源极电极6、栅极布线5的直线部分5a、漏极电极7和栅极布线5的直线部分5a在横向方向上以所述顺序以预定间隔重复地形成。在根据本实施例的FET I中，如图I所示，四个源极电极6和四个漏极电极7位于工作区域30中，同时，栅极布线5的直线部分5a位于各个电极之间的七个位置。四个源极电极6在工作区域30的下侧区域之外的区域中连接到源极布线3的布线部分21，并且四个漏极电极7在工作区域30上侧区域之外的区域中连接到漏极布线4的布线部分22。如上所述，在根据本实施例的FET I中，工作区域30是化合物半导体基板2上的区域，其包括在源极布线3和漏极布线4之间的并列方向(横向方向)上源极电极6和漏 极电极7重叠的部分。这里，源极电极6和漏极电极7重叠的部分是多个源极电极6和多个漏极电极7作为梳齿部分在竖直方向上彼此啮合的部分，也就是，源极电极6和漏极电极7在横向方向上重叠而交替存在的部分。[FET的详细构造]将參考图3描述根据本实施例的FET I的详细构造。在FET I中，如上所述，埋设栅极层8存在于栅极布线5下方。此外，在图3中，为了便于说明，存在于栅极布线5下方(化合物半导体基板2侧)的埋设栅极层8由实线示出。相对于以蛇行形状设置在源极布线3和漏极布线4之间的栅极布线5的布线形状(在下文称为“栅极布线形状”)，埋设栅极层8局部地且不连续地设置。具体地，关于栅极布线形状，埋设栅极层8设置为对应于存在于源极电极6和漏极电极7之间的部分。就是说，在本实施例中，埋设栅极层8设置为对应于栅极布线5在源极电极6和漏极电极7之间具有的直线部分5a的每ー个。因此，相对于整体连续的栅极布线形状，埋设栅极层8形成为非连续多层的部分。因此，在根据本实施例的FET I中，其中栅极布线5的直线部分5a存在于如上所述各个电极之间的七个部分中，埋设栅极层8设置在七个部分中，以对应于直线部分5a的每ー个。換言之，关于栅极布线形状，埋设栅极层8仅设置在对应于直线部分5a的每ー个的部分中，而不设置在对应于迂回部分5b的部分中，直线部分5a在迂回部分彼此连接。以这种方式，埋设栅极层8设置为对应于栅极布线5的直线部分5a，使得埋设栅极层8主要存在于工作区域30内。在工作区域30之外的栅极布线5的部分中，即，工作区域30的上侧区域和下侧区域两者之外的栅极布线5的部分(由虚线示出的椭圆BI和B2表示的部分)，相对于存在于工作区域30内的部分，埋设栅极层8作为非常小的部分存在。如上所述，FET I中包括的多个埋设栅极层8在其中形成有栅极布线5的区域中形成在栅极布线5下，并且独立地设置在多个源极电极6和多个漏极电极7的每ー个电极之间。这里，埋设栅极层8独立地设置在每ー个电极之间是指埋设栅极层8相对于由直线部分5a和迂回部分5b连续地以蛇行型态形成的栅极布线5局部地设置在对应于直线部分5a的每ー个的部分中，而没有蛇行状的栅极布线形状。下面，将详细描述埋设栅极层8的布局。主要设置在工作区域30内的多个埋设栅极层8的每ー个都由依照栅极布线5的直线部分5a的区域内部分8a和区域外部分Sb形成为直线形状，区域内部分8a即为存在于工作区域30内的部分，区域外部分Sb即为存在于工作区域30之外的区域中的部分。如图3所示，关于形成在源极布线3和漏极布线4之间的工作区域30，多个埋设层8的每ー个都具有存在于工作区域30内的区域内部分8a和在区域内部分8a的竖直方向上存在于工作区域30之外部分中的区域外部分Sb。埋设栅极层8的区域外部分Sb的长度对于FET I的工作不存在问题，即，该长度为用以确保工作区域30中的工作的最小长度。就是说，如图3所示，沿着栅极布线5的直线部分5a在竖直方向上形成为直线形状的埋设栅极层8具有竖直尺寸为长度LI的区域内部分8a和长度L2的区域外部分Sb，使得区域外部分8b的长度L2设定为用 于确保工作区域30中的工作的最小长度。此外，区域内部分8a的长度LI与沟道宽度Wl匹配。埋设栅极层8的区域外部分Sb的长度L2充分地短于区域内部分8a的LI。就是说，在主要存在于工作区域30内的埋设栅极层8中，埋设栅极层8的区域外部分Sb是非常短的部分，其从工作区域30向外侧略微向上或向下突出。例如，当埋设栅极层8的区域内部分8a的长度LI约为50 μ m时，埋设栅极层8的区域外部分8b的长度L2设定为约O. 5 μ m。然而，埋设栅极层8的区域外部分Sb的长度L2没有特别限定，而是适当地设定到用以确保工作区域30中的工作的长度。具有上述构造的根据本实施例的FET I可改善谐波特性，而不增加半导体开关的芯片尺寸。这基于以下的事实在根据本实施例的FET I中，能够在工作区域30之外的区域中最小化由于埋设栅极层8的存在而产生的漏电流。采用FET 100描述上述效果，FET 100为根据本实施例的FET I的比较示例。此夕卜，在作为比较示例的FET 100中，与根据本实施例的FET I相同的构造具有与FET I相同的參考标号，并且适当地省略了其描述。在图4中，示出了作为比较示例的FET 100的构造。作为比较示例的FET 100与根据本实施例的FET I的区别在于，埋设栅极层108形成在工作区域30之外的相对大的区域中。此外，在图4中，埋设栅极层108原始设置在栅极布线5的下侧(化合物半导体基板2侧)，为了便于说明，类似于图3，由实线示出。如图4所示，在作为比较示例的FET 100中，埋设栅极层108连续地形成为蛇行形状，以与栅极布线5的形状一致。因此，在作为比较示例的FET100中，除了栅极布线5的直线部分5aタト，埋设栅极层108甚至形成在直线部分5a在其中彼此连续的迂回部分5b中。因此，在作为比较示例的FET 100中，埋设栅极层108甚至形成在迂回部分5b中，迂回部分5b存在于工作区域30之外的区域中，使得埋设栅极层108连续地形成，从而与栅极布线5的形状一致。通常，开关元件以使多个FET与多个端子串联连接的方式构造。由多个FET构造的开关元件串联设置，以在例如其中FET I的源极布线3和漏极布线4面对的对应方向上(竖直方向上)彼此相邻，由此构成半导体开关电路。在半导体开关电路中的竖直方向上彼此相邻的开关元件中，交替地切换导通状态和截止状态。在具有上述构造的半导体开关电路中，当采用如上所述的比较示例的FET 100时，可能发生下面的现象。如图4所示，在半导体开关电路中，与FET 100A不同的构成开关元件的FET 100B相对于构成开关元件的FET100A例如在竖直方向上相邻于ー侧(图4中的下侧)。
这样，当构成彼此不同的开关元件的FET 100A和FET 100B在竖直方向上彼此相邻时，可能发生这样的情况，其中在预定的通道上传播的高频信号由于开关元件的导通和截止状态而在相邻的FET 100A和FET 100B之间泄漏。例如，当作为比较示例的FET 100用于大功率时，发生截止侧的开关元件中泄漏高频信号的现象。在作为比较示例的FET 100中，如上所述泄漏高频信号的现象基于这样的事实埋设栅极层108存在于工作区域30之外的迂回部分5b中。高频信号的泄漏可能导致漏电流，使得漏电流可能导致诸如二次谐波和三次谐波等的谐波，从而劣化谐波特性。在这点上，根据本实施例的FET I，存在于工作区域30之外区域中的埋设栅极层8仅存在于具有所用最小长度的区域外部分8b中，例如，在如上所述的构成不同开关元件的FET I彼此相邻的状态下，使得可抑制高频信号泄漏的现象。因此，来自FET I的漏电流可被抑制，使得谐波特性得到显著改善。此外，根据本实施例的FET 1，能够抑制谐波的产生而不增加FET的尺寸，使得不造 成半导体开关的芯片尺寸的増加。如上所述的本实施例的FET I具有四个源极电极6和四个漏极电极7，它们处于彼此啮合的状态，然而，源极电极6的数量和漏极电极7的数量不限于本实施例。例如，如图5所示，源极布线3可具有三个源极电极6，并且漏极布线4可具有两个漏极电极7。此外，在本实施例的FET I中，栅极布线5是所谓的蛇行形式的布线，然而，栅极布线5也可为如图6所示的梳齿状的布线。在此情况下，栅极布线5形成在源极布线3或漏极布线4的下侧(化合物半导体基板2侧)，并且隔着氮化物膜等穿过源极布线3或漏极布线4之间。在图6所示的示例中，栅极布线5包括基底部分5c和多个直线部分5d，并且形成梳状，基底部分5c是在横向方向上形成为直线形状的迂回部分，作为梳齿部分的多个直线部分5d从基底部分5c向下侧以预定间隔彼此平行设置。栅极布线5具有在基底部分5c中的穿过平面图中的漏极布线4的部分(见，參考标号C1、C2和C3)。这样，栅极布线5具有直线部分5d(设置在源极电极6和漏极电极7之间的部分)，并且可由基底部分5c连续形成为梳状。[半导体开关电路的构造]下面，将參考图7描述开关电路50的构造，开关电路50是作为本实施例的FETI的应用示例的半导体开关电路的实施例。此外，在本实施例中，将描述FET I应用于SPST(单刀单掷)电路的示例。如图7所示，本实施例的开关电路50包括分流电路53和串联电路55，分流电路
53是设置在输入端子51和接地端52之间的短路电路，串联电路55设置在输入端子51和输出端子54之间。分流电路53包括串联连接的四个(四级)FET I (1A1、1A2、1A3和1A4)以及与FETI的姆一个的栅极连接的电阻兀件56a、56b、56c和56d。串联电路55包括串联连接的四个(四级)FET I (1B1、1B2、1B3和1B4)以及与FETI的每ー个的栅极连接的电阻元件57a、57b、57c和57d。此外，在分流电路53和串联电路55的每ー个中的FET I的数量没有限制。在分流电路53中，开关信号的输入端子58经由电阻兀件56a、56b、56c和56d以FET 1(认1、认2、认3和认4)的每ー个的栅极共同连接到四个FET I上。在串联电路55中，开关信号的输入端子59经由电阻元件57a、57b、57c和57d以FET I (1B1、1B2、1B3和1B4)的每ー个的栅极共同连接到四个FET I上。 响应于施加到输入端子58和59的电压，具有上述构造的开关电路50进行如下エ作。当规定值或更小的电压(在下文，称为“导通电压”)施加到输入端子58时，分流电路53的FET I (1A1、1A2、1A3和1A4)的每ー个导通，使得输入端子51和接地端52 二者导通。此外，当相比于规定值充分低的电压(在下文，称为“截止电压”)施加到输入端子58时，分流电路53的FET I (1A1、1A2、1A3和1A4)的每ー个截止，输入端子51和接地端52不导通。因此，开关电路50截止，使得输入端子51和输出端子54 二者通过电流。其间，当导通电压施加到输入端子59时，串联电路55的FET I (1B1、1B2、1B3和1B4)的每ー个导通，使得输入端子51和输出端子54通过电流。此外，当截止电压施加给输入端子59时，串联电路55的FET 1(181、川2、183和川4)的每ー个截止，使得输入端子51和输出端子54不通过电流。因此，开关电路50导通。当开关电路50导通时，分流电路53的FET I (1A1、1A2、1A3和1A4)用作电容构件，并且串联电路55的FET 1(1B1、1B2、1B3和1B4)用作电阻构件。当开关电路50截止时，在串联电路55的FET 1(181、川2、183和川4)的每ー个中，高频信号由分流电路53提供到接地端52 (共同电位)，从而保证了输入端子51和输出端子54之间的高频绝缘。如上所述,包括本实施例的FET I的开关电路50包括经由电阻元件连接到FET I的栅极的输入端子58和输入端子59，并且通过输入到输入端子58和输入端子59的开关信号而工作。通过本实施例的开关电路50，能够改善谐波特性而不增加半导体开关的芯片尺寸。[移动电话的构造]下面，參考图8描述移动电话70的构造，移动电话70是作为本实施例的FET I的应用示例的通信设备的实施例。本实施例的移动电话70包括上述的开关电路50作为半导体开关电路。如图8所示，本实施例的移动电话70包括执行高频信号的无线电波的发送和接收的天线71、两个开关电路50 (50A和50B)、转换装置(duplexer) 72、WCDMA系统73和GSM(注册■商标)系统74。移动电话70米用WCDMA和GSM(注册■商标)的任何一个执行信息的发送和接收。在移动电话70中，WCDMA系统73通过两个开关电路50之ー的开关电路50A和转换装置72连接到天线71。此外，GSM(注册商标)系统74通过两个开关电路50之ー的开关电路50A及两个开关电路50中的另ー个开关电路50B连接到天线71。两个开关电路50之ー的开关电路50A提供在天线71和转换装置72之间以及天线71与两个开关电路50中的另ー个开关电路50B之间，并且用作系统切换装置，以切换是否使用WCDMA和GSM(注册商标)的任何ー个的任何频率带。就是说，通过开关电路50A的工作，执行信号通道的切換，使执行信息发送和接收的系统切换到WCDMA系统73和GSM(注册■商标)系统74的任何ー个。转换装置72具有不同频率带的滤波器，并且电性分离信号的发送通道及信号的接收通道。转换装置72将作为接收信号SI的从天线71接收的信号传送到WCDMA系统73，并将由WCDMA系统73发送的发送信号S2传送到天线71。
两个开关电路50中的另ー个开关电路50B提供在两个开关电路50之一的开关电路50A与GSM(注册商标)系统74之间，并且用作GSM(注册商标)系统74的发送/接收开关。就是说，通过开关电路50B的工作，执行信号通道的切換，从而切換来自天线71的接收信号S3的GSM(注册■商标)系统74的接收与来自GSM(注册■商标)系统74的发送信号
S4的发送。如上所述，包括本实施例的开关电路50A和50B的移动电话70通过开关电路50A和50B的工作而执行信号通道的切換。通过本实施例的移动电话70，能够改善谐波特性，而移动电话70的半导体开关的芯片尺寸不造成装置扩大。此外，作为其中安装了本实施例的开关电路50的通信设备，例如，可采用移动电话之外的便携式信息終端(PDA)和无线LAN设备等。[谐波特性评价结果的示例]
在图9和图10中，示出了采用本实施例的FET I构造的半导体开关(在下文，称为“涉及本实施例的半导体开关”)与采用比较示例的FET 100的构造的半导体开关(在下文，称为比较示例的“半导体开关”)的谐波特性的评价结果的示例。此外，此评价结果涉及FET构成半导体开关中串联电路的情況。此外，在此评价中，基频为1.95GHz。图9是示出在比较示例的半导体开关和涉及本实施例的半导体开关的每ー个导通的状态下输入功率[dBm]与二次谐波[dBm]之间关系的曲线图。在图9中，正方形表示測量点的曲线是涉及本实施例的半导体开关的曲线，而由菱形形状表示測量点的曲线是比较示例的半导体开关的曲线。图10所示的图线中也一祥。如图9所示的曲线所示，通过涉及本实施例的半导体开关与比较示例的半导体开关之间的对比，涉及本实施例的半导体开关相比于比较示例的半导体开关减少了二次谐波的输出，尽管二次谐波的输出的增加对输入功率的增加的比率几乎相同。具体地，在此评价中，当在相同的输入功率比较时，发现相比于比较示例的半导体开关，本实施例的半导体开关中二次谐波的输出改善约3. 5dBm。图10是示出比较示例的半导体开关与涉及本实施例的半导体开关的每一个处于导通状态时输入功率[dBm]与第三谐波[dBm]之间关系的曲线图。即使在第三谐波中，也获得与二次谐波类似的結果。就是说，如图10所示的曲线所示，通过涉及本实施例的半导体开关与比较示例的半导体开关之间的对比，涉及本实施例的半导体开关相对于比较示例的半导体开关减少了第三谐波的输出，尽管第三谐波的输出的増加对输入功率的増加的比率几乎相同。具体地，在此评价中，当在相同的输入功率比较时，发现相比于比较示例的半导体开关，本实施例的半导体开关中第三谐波的输出改善约3. 5dBm。如上所述,基于这些评价结果,相对于比较示例的FET 100,采用本实施例的FETI能够抑制二次谐波和第三谐波，因此改善了谐波特性。本申请包含2011年2月23日提交日本专利局的日本优先权专利申请JP2011-036537中公开的相关主题，其全部内容通过參考引用结合于此。本领域的技术人员应理解在所附权利要求或其等价方案的范围内，根据设计需要和其他因素，可以进行各种变型、组合、部分组合和替换。
权利要求
1.一种场效应晶体管,包括 源极布线，形成在化合物半导体基板上，并且具有以预定间隔彼此平行设置的多个源极电极； 漏极布线，形成在该化合物半导体基板上并且具有多个漏极电极，该多个漏极电极以预定间隔彼此平行地设置并且在与该多个源极电极并列的方向上交替设置； 栅极布线，形成在该化合物半导体基板上，并且至少在该并列的方向上具有位于彼此相邻的该源极电极和该漏极电极之间的部分；以及 多个埋设栅极层，在形成有该栅极布线的区域形成在该栅极布线下方，并且独立地设置在该多个源极电极和该多个漏极电极的每ー个电极之间。
2.根据权利要求I所述的场效应晶体管，其中 该多个埋设栅极层的每ー个由存在于该化合物半导体基板上的工作区域内的部分和存在于该工作区域之外的区域中的部分形成为直线形状，该工作区域包括在该源极布线和该漏极布线之间的该并列的方向上该源极电极和该漏极电极重叠的部分，并且 该存在于该工作区域之外的区域中的部分具有用于确保该工作区域中的工作的最小长度。
3.ー种半导体开关电路，包括 根据权利要求I所述的场效应晶体管；以及 输入端子，通过电阻元件连接到该场效应晶体管的栅极， 其中该场效应晶体管通过输入到该输入端子的开关信号而工作。
4.ー种通信设备，包括 根据权利要求3所述的半导体开关电路， 其中该通信设备通过该半导体开关电路的工作而执行信号的通道切換。
全文摘要
本发明公开了一种场效应晶体管、半导体开关电路及通信设备。该场效应晶体管包括源极布线，形成在化合物半导体基板上，并且具有以预定间隔彼此平行设置的多个源极电极；漏极布线，形成在该化合物半导体基板上并且具有多个漏极电极，多个漏极电极以预定间隔彼此平行地设置并且在与多个源极电极并列的方向上交替地设置；栅极布线，形成在该化合物半导体基板上，并且至少在并列方向上具有位于彼此相邻的源极电极和漏极电极之间的部分；以及多个埋设栅极层，在形成有栅极布线的区域形成在栅极布线下方，并且独立地设置在多个源极电极和多个漏极电极的每一个电极之间。
文档编号H01L29/778GK102651389SQ20121003522
公开日2012年8月29日 申请日期2012年2月16日 优先权日2011年2月23日
发明者玉利慎一 申请人:索尼公司