用于图案化形成的自组装单层的制作方法

用于图案化形成的自组装单层的制作方法
【专利摘要】本发明涉及用于图案化形成的自组装单层，具体涉及一种用于制造半导体器件的工艺。在一些实施例中，半导体器件包括图案化表面。图案可以由自组装单层形成。公开的工艺提供可以快速沉积的自组装单层，因此，增加生产吞吐量并且减少成本，以及提供形状大致均匀的图案。
【专利说明】用于图案化形成的自组装单层
【技术领域】
[0001]本发明涉及半导体领域，更具体地，涉及用于图案化形成的自组装单层。
【背景技术】
[0002]半导体技术的持续发展的趋势是构建具有更多和/或更快半导体器件的集成电路。然而，和往常情况一样，因为器件的尺寸一代比下一代变小，所以，在制造下一代集成电路器件中使用一些现有的制造技术是无法实现足够精确的目的的。例如，在常规的半导体器件中使用间隔件来提供晶体管中的源极区域和漏极区域与栅极的对准。间隔件在均匀性和形状上的细微差别足以改变器件的操作特性。

【发明内容】

[0003]为解决上述问题，本发明提供了一种用于制造半导体器件的方法，包括:提供具有图案化表面的半导体衬底；在图案化表面的上方沉积第一自组装单层，以在其上形成第一图案布置；以及在通过第一图案布置所创建的图案的上方沉积第二自组装单层，以在其上形成第二图案布置。
[0004]其中，自组装单层的第一布置是由图案化表面来限定的。
[0005]该方法进一步包括去除第一图案布置，以形成由间隔件的第一布置所创建的图案。
[0006]其中，第二图案布置的间距是第一图案布置的间距的一半。
[0007]该方法进一步包括去除由第一布置所创建的图案，以形成用于沉积第二布置的图案。
[0008]其中，自组装单层包括硫醇、氯化物或者氟化物的头基。
[0009]其中，沉积包括旋涂。
[0010]该方法进一步包括沉积附加自组装单层，以减小间距。
[0011]此外，还提供了一种在半导体衬底上形成图案的方法，包括:提供包括图案化牺牲层的半导体衬底；在图案化牺牲层的上方沉积自组装单层(SAM)，以在图案化牺牲层的上表面的上方形成SAM帽，并且在图案化牺牲层的侧壁周围形成SAM侧壁；去除SAM帽，以露出图案化牺牲层的上表面，同时保持SAM侧壁不变；以及在去除SAM帽之后，去除图案化牺牲层，以使SAM侧壁形成第一图案布置。
[0012]该方法进一步包括:进行蚀刻以形成由第一图案布置所限定的第二图案；以及在第二图案的上方沉积附加自组装单层，以在第二图案的上表面的上方形成SAM帽，并且在第二图案的侧壁周围形成SAM侧壁。
[0013]该方法进一步包括:去除SAM帽以露出第二图案的上表面，同时保持SAM侧壁不变，从而形成第二图案布置。
[0014]其中，第二布置的间距是第一布置的间距的一半。
[0015]其中，牺牲层包括金属，并且自组装单层的头基对金属具有特异性。[0016]其中，自组装单层包括硫醇、氯化物或者氟化物的头基。
[0017]其中，图案化牺牲层直接设置在氮化物过渡层上。
[0018]其中，在沉积时，SAM选择性地沉积在牺牲层上而未形成在氮化物过渡层上。
[0019]其中，牺牲层是金属层，以及SAM包括硫醇、氯化物或者氟化物的头基。
[0020]此外，还提供了一种在半导体器件上形成图案的方法，包括:提供其上具有图案化表面的半导体衬底，图案化表面具有由第一间距限定的部件；以及在图案化表面的上方形成自组装单层的布置，自组装单层具有头基和尾基，头基包括硫醇、氯化物或者氟化物，其中，布置提供具有第二间距的部件，第二间距减小至第一间距的一半。
[0021]其中，自组装单层的头基包括硫醇，并且自组装单层的尾基被官能团化以提高蚀刻选择性。
[0022]其中，自组装单层的厚度被形成为大约16nm。
[0023]其中，可以调节自组装单层的尾基的碳链长度，以增大或者减小布置的宽度。
[0024]其中，第一间距为128nm，而第二间距为64nm。
【专利附图】

【附图说明】
[0025]图1示出了单层结构的表示的一个实施例。
[0026]图2A-图2K示出了根据本文描述的一个实施例的用于形成半导体器件的方法的截面图。
[0027]图3示出了根据本文描述的一个实施例的用于形成半导体器件的方法的流程图。【具体实施方式】
[0028]此处，参照附图进行描述，其中，在整个描述中，相同的参考标号一般用于表示相同的元件，并且其中，没有必要按比例绘制各种结构。在以下描述中，为了说明的目的，阐述许多具体细节以便有助于理解。然而，本领域的普通技术人员应该清楚，可以从这些具体细节的较低程度上实现本文描述的一个或者多个方面。在其它实例中，以图示形式示出了已知结构和器件以便有助于理解。
[0029]通常使用以下工艺形成诸如导线的部件:限定该部件的图案首先被形成在半导体衬底上方的临时层中，然后使用传统的蚀刻化学将其转印至衬底。通常，使用光刻来在光可界定(或光刻胶)层中图案化这样的部件。在光刻中，使用引导光(或辐射)穿过中间掩模的工艺在光可界定层中形成部件的图案，其中该中间掩模的图案与待形成在衬底中的部件的图案相对应。
[0030]部件尺寸可以由概念“间距”来描述，其被定义为两个相邻部件中的相同点之间的距离。这些部件通常由相邻部件之间的空间来限定。通常由材料(如，绝缘体)来填充空间，以形成“间隔件”。这样，对于常规图案(例如，在阵列中)而言，间距可以被认为是部件的宽度和位于该部件一侧上的将该部件与相邻部件隔开的空间的宽度的总和。然而，由于诸如光学和光(或辐射)波长这样的因素，每种光刻技术都具有最小间距，特定光刻技术在该最小间距以下不能可靠地形成部件。因此，给定光刻技术的最小间距限制为进一步减少部件尺寸带来了阻碍。
[0031]另外，应用于图案材料的当前沉积技术(诸如化学汽相沉积(CVD)和原子层沉积(ALD))在图案形状方面无法达到均匀性的目的，这是因为与图案下部相比，图案上部沉积材料的速度更快，因此导致非均匀性。
[0032]此外，CVD和ALD需要高温环境并且成本高。
[0033]因此，在一些实施例中，本公开涉及一种用于制造半导体器件的工艺，在该工艺中，自组装单层(SAM)用于形成图案化的表面。
[0034]在图1中，示出了已经沉积在半导体衬底上方的牺牲金属层上的SAM的表示。SAM包括两亲分子的组织层，其中，分子一端的“头基(headgroup) ”显示出针对衬底的特有且可逆的亲和性。一般而言，头基连接到烷基链，其中，例如可以官能化尾部或者“末端”，以改变润湿特性和界面特性。在一个实施例中，官能化末端以提高蚀刻选择性。另外，例如，
[0035]在一个实施例中，可以调节烷基链的碳链长度(C_C)n，以限定临界尺度，从而增大或者减小图案的宽度。
[0036]头基的选择将取决于SAM的应用，而SAM化合物的类型则基于所使用的衬底。在一个实施例中，头基可以包括有机硫化合物、例如，二(烷基)硫化物、二(烷基)二硫化物、3苯硫酚、巯基吡啶、巯苯胺邻胺苯硫酚、噻吩、半胱氨酸、黄原酸酯、硫代氨基甲酸盐(thiocarbaminate)、硫代氨基甲酸酯、硫脲、巯基吡唑(mercaptoimidazoles)、烧烃硫醇和烧烃硒醇(alkaneselenol)。在一个实施例中，头基包括硫醇、氯化物、或者氟化物。例如，衬底可以包括平坦表面，如，硅和金属(包括铜、铁、银、金、镍、钼、钯和不锈钢)、或弯曲表面，如，纳米粒子。在一个实施例中，衬底包括金属牺牲层。
[0037]图2A-图21示出了说明形成半导体器件的方法的一个实施例的一系列截面图。以下的工艺步骤和结构不能构成用于制造集成电路和/或半导体器件的完整的工艺流程。结合本领域目前使用的现有集成电路制造技术可以实现本发明，并且，只有包括这些必要的通常实践的工艺步骤，才能理解本发明。为了理解和清楚，这一系列截面图已经被流线化，因为其它实施例可以包括附加步骤，并且，在所有的制造流程中，没有介绍所有的示出步骤。因此，许多变化都被认为属于本公开的范围，并且本公开并不用于限制此处示出或描述的实例。
[0038]进而参照图2A，其图示以体硅晶圆的形式提供的具有衬底202的半导体晶圆的横截面的一部分。虽然图2A图示了体硅晶圆衬底，但是本文的“半导体衬底”可以包括任何类型的半导体材料(包括体硅晶圆、二元化合物衬底(例如，GaAs晶圆)、三元化合物衬底(例如，AlGaAs)、或者更高阶化合物晶圆等)。另外，半导体衬底202也可以包括非半导体材料(比如，绝缘体上硅(SOI)中的氧化物、部分SOI衬底、多晶硅、非晶硅或者有机材料等)。在一些实施例中，半导体衬底202也可以包括堆叠或者粘附在一起的多个晶圆或管芯。半导体衬底202可以包括从硅锭(siliconingot)上切割的晶圆，和/或任何其它类型的半导体/非半导体和/或在下层衬底上形成的沉积或者生长(例如，外延)层。
[0039]在衬底202的上方可以提供待图案化的一层或者多层，以形成图案化的表面。层可以包括例如介电层204，其可以包括多晶硅玻璃(PSG)，并且在一些实施例中，其形成在衬底202的上表面上。例如，可以使用常规化学汽相沉积(CVD)、旋涂技术、或者其它相同工艺来涂覆介电层204，并且根据本发明的实施例，介电层204可以包括硅氧化物、硅氮化物、或者氮氧化硅等。在一个实施例中，介电层204可以是低k电介质。在一个实施例中，介电层204由介电常数(k值)介于大约2.9到3.8之间的低k电介质材料形成，因此介电层204也是低k介电层。在其他实施例中，例如，介电层由k值小于大约2.5的超低k (ULK)介电材料形成，因此介电层204也是ULK层。在其他实施例中，例如，介电层204由k值介于大约2.5到大约2.9的范围之间的极低k(ELK)介电材料形成，因此介电层204也是ELK层。例如，这样的电介质包括碳掺杂的二氧化硅，也被称为有机硅酸盐玻璃(OSG)和碳氧化物。低k材料也可以包括硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)和磷硅酸盐玻璃(PSG)等。过渡层206和210覆盖介电层204，并且具有提高介电层204和随后形成的牺牲层212之间的粘合性的作用。还可以包括导电层208，例如，该导电层包括铝、铜、钥、钽、钛、钨、和其合金、氮化物或者硫化物。
[0040]可以通过各种技术形成待图案化的层，例如，CVD(诸如等离子体增强型CVD、低压CVD或者外延生长)、物理汽相沉积(PVD)(诸如溅射或者蒸发)、或电镀、或其它技术。根据材料和形成的特殊器件，待图案化的一层或者多层的厚度会发生变化。
[0041]根据待图案化的特殊层、膜厚度以及待使用的光刻材料和工艺，可能期望在层202-210的上方沉积牺牲层212 (例如，硬掩模层)，并且在底部抗反射涂层(ARC) 214和顶部抗反射涂层216的上方涂覆光刻胶层218。当待蚀刻的层需要明显的蚀刻深度时、和/或当特殊蚀刻剂具有不良光阻剂选择性时，例如，可能期望使用具有薄光阻剂层的牺牲层212。在一个实施例中，当使用牺牲层212时，可以将待形成的光阻剂图案传送到牺牲层，依次地，牺牲层可以用作蚀刻下层的掩模。适当的牺牲材料可以包括金属及其氧化物和氮化物(例如，钨、钛、氮化钛、氧化钛、氧化锆、氧化铝、氮氧化铝、氧化铪、非晶碳、氮氧化硅和氮化硅)。
[0042]当衬底202和/或下层在光刻胶曝光期间能反射大量入射辐射时，可期望使用一个或者多个抗反射涂层214和216，这样使得形成的图案质量不会受到不利因素的影响。这样的涂层可以提高焦深、曝光宽容度、线宽均匀性和CD控制。适当的抗反射材料包括但不限于:(1)有机抗反射涂层(ARC)材料，诸如但不限于无定形碳抗反射涂层(ARC)材料和有机聚合物抗反射涂层(ARC)材料(诸如但不限于聚酰亚胺有机聚合物抗反射涂层(ARC)材料、聚砜(polysulfone)抗反射涂层(ARC)材料)；以及⑵含介电质娃抗反射涂层(ARC)材料(诸如但不限于氧化硅抗反射涂层(ARC)材料、氮化硅抗反射涂层(ARC)材料和氮氧化硅抗反射涂层(ARC)材料)。在一个实施例中，ARC层214和216由相同材料形成。在另一个实施例中，ARC层214和216可以由不同材料形成。
[0043]在抗反射层214和216之上的衬底202上涂覆光刻胶层218，并且图案化(220)牺牲层221。在图案化(220)过程中，如图2B所示，消耗光刻胶层218和顶部ARC层216，留下位于剩余牺牲层212上方的底部ARC层214的一部分。如本领域的公知常识，然后通过灰化工艺去除底部ARC层214。去除底部ARC层214之后，剩下独立的露出的图案化牺牲层112。
[0044]如图2C所示，在图案化的牺牲层212的上方沉积(224)自组装单层(SAM)，以在图案化的牺牲层212的上表面的上方形成SAM帽222 (a)，并且在图案化的牺牲层212的侧壁周围形成SAM侧壁222(b)。将疏头尾基通过化学吸附在牺牲层212上，然后，对疏水尾基缓慢地进行二维组织，从而形成SAM。在一个实施例中，通过将衬底沉浸在乙醇中的烷硫醇稀释溶液中，从而由溶液产生SAM吸附。也可以由汽相产生吸附。吸附的分子最初形成无序的分子质量，然后瞬间开始在第一单层中的牺牲层212上形成晶态或者半晶态结构。由于SAM的头基对牺牲层212的金属的亲和性，所以SAM选择性地沉积在牺牲层212上，从而形成金属络合物，并且SAM不会与其上直接设置有牺牲层212的氮化物过渡层210反应。可以通过旋涂例如乙醇中的烷硫醇(alkane thiol)溶液或其他沉积SAM。在一个实施例中，可以形成厚度大约为16nm的SAM，这样使得SAM帽222 (a)和SAM侧壁222 (b)具有相等的厚度。然而，应该理解，可以通过调整SAM的烷基链的链长度来调整SAM的厚度。
[0045]如图2D所示，在沉积SAM222之后，进行蚀刻以去除覆盖于牺牲层212上面的SAM的帽222(a)部分，以露出图案化的牺牲层212的上表面，这样只有SAM侧壁222(b)保持不变。侧壁222(b)的高度(H)取决于牺牲层的高度，并且可以相应地加以调整。在一个实施例中，高度(H)可以是大约330A。如图2E所示，在去除SAM帽222(a)之后，可以通过蚀刻或者湿剥离工艺(未示出)去除图案化的牺牲层212，然后SAM侧壁222(b)形成已经由图案化的牺牲层212所限定(directed)的第一图案布置。
[0046]参见图2F，下一步进行蚀刻工艺226，以去除导电层208，并且停止于过渡层206。然后，如图2G所示，通过蚀刻工艺去除过渡层210和第一图案布置222 (b)，以形成由第一图案布置222(b)限定的第二图案。
[0047]参见图2H，第二或者附加自组装单层228沉积(230)在由导电层208形成的第二图案的上方，以在导电层208的上表面的上方形成SAM帽228 (a)，并且在导电层208的侧壁周围形成SAM侧壁228(b)。
[0048]在沉积第二 SAM单层228之后，去除帽部分228 (a)，以露出由导电层208形成的第二图案的上表面，且保持SAM侧壁228(b)不变，从而形成如图21中所示的由第一图案布置创建的图案所限定的第二图案布置228。
[0049]在图2J中，进行蚀刻工艺230，以去除过渡层206和图案介电层204。在图2K中完成图案化工艺，且留有介电层204。
[0050]由于此处公开的工艺，图21中的半导体器件200具有第二图案布置，该第二图案布置所具有的间距(Pitch)是第一图案布置的一半。因此，例如，以图2A中间距(P)为128纳米(nm)为开始，在第一图案布置中，间距可以减半至图2E中的64nm (P)。然后，第二图案布置的间距减半至图2中的32nm(P)。然后，应该理解，在本公开的范围内沉积附加自组装单层，以进一步减小间距。然后，隔离件的间距可以接近被光刻分辨的半导体器件上的、最小特征尺寸的因子的1/2N，其中N为正整数。
[0051]图3示出了根据本公开的一些实施例的形成半导体器件的方法的流程图。尽管可以将此处公开的该方法和其他方法示为和/或描述为一系列动作或者事件，但是，应该理解，不能用限制意义来解释这样的动作或者事件的示出顺序。例如，一些动作可以按不同顺序发生和/或与不同于本文示出和/或描述的动作或事件的其他动作和/或事件同时发生。此外，可能不需要所有示出的动作来实施本文公开的一个或者多个方面或者实施例。另夕卜，可以在一个或者多个单独动作和/或阶段中进行此处描述的动作中的一个或多个。
[0052]如图3所示，方法300以步骤302为开始，其中，提供其上具有待图案化的层的半导体衬底。
[0053]在步骤304中，进行光刻图案化，以图案化衬底上的层。
[0054]在步骤306中，通过旋涂，在牺牲层的上表面和侧壁的上方沉积SAM，以形成SAM帽和SAM侧壁。[0055]在步骤308中，去除SAM帽，并且露出牺牲层，然后在步骤312中，通过蚀刻和/或湿剥离工艺去除牺牲层，以形成第一图案布置。
[0056]在步骤314中，利用第一图案布置，通过蚀刻来图案化导电层。
[0057]通过步骤316去除过渡层和第一图案。在步骤318中，在导电层的上表面和侧壁的上方沉积第二 SAM，以形成SAM帽和SAM侧壁。
[0058]然后，在步骤320中，通过蚀刻和/或湿剥离工艺，去除SAM帽和导电层，以形成第二布置。然后，在步骤320中，通过将过渡层蚀刻到低k电介质中来完成图案化工艺，以图案化介电层，并且该工艺结束。
[0059]基于对说明书和所附附图的阅读和/或理解，本领域的技术人员应该理解，可以发生等效改变和/或修改。本公开包括所有这样的修改和改变，并且通常并不受其限制。此夕卜，尽管可以只相对于几个实施方式中的一个来公开特殊的部件或方面，但是，如期望的那样，这样的部件或者方面可以与其它实施方式的一个或者多个其它部件和/或方面组合在一起。另外，在这个意义上，此处可以使用术语“包括”、“具有的”、“具有”、“具备”和/或其变体，“包括”一词包含了这些术语的意义。此外，“示例性”仅指实例，而不是最佳实例。也应该理解，为了简单和易于理解，相对于另一个而言，用特殊尺寸和/或方位来说明此处描述的部件、层和/或元件，并且，实际尺寸和/或方位基本上不同于此处示出的尺寸和/或方位。
[0060]因此，本公开涉及一种通过提供其上具有图案化的表面的半导体表面以形成半导体器件的工艺。该工艺还包括在图案化的表面的上方沉积SAM的第一单层，以形成第一图案布置，然后沉积SAM的第二单层，以形成第二图案布置。
[0061]在另一个实施例中，本公开涉及一种在半导体衬底上形成间隔件的方法。该方法包括提供其上具有图案化的牺牲层的半导体衬底。该方法还包括:在图案化的牺牲层的上表面和侧壁的上方沉积SAM，以形成SAM帽和SAM侧壁；然后去除SAM帽和图案化的牺牲层，以在第一图案中形成第一布置。
[0062]在另一个实施例中，本公开涉及一种在包括半导体衬底的半导体器件上形成图案的方法，该半导体衬底具有含有由第一间距界定的部件的图案化的表面。该方法还包括形成自组装单层的布置。自组装单层包括头基和官能化尾基，该头基包括硫醇、氯化物或者氟化物。自组装单层的布置提供具有第二间距的部件，该第二间距减少至第一间距的一半。
【权利要求】
1.一种用于制造半导体器件的方法，包括: 提供具有图案化表面的半导体衬底； 在所述图案化表面的上方沉积第一自组装单层，以在其上形成第一图案布置；以及在通过所述第一图案布置所创建的图案的上方沉积第二自组装单层，以在其上形成第二图案布置。
2.根据权利要求1所述的方法，其中，自组装单层的第一布置是由所述图案化表面来限定的。
3.根据权利要求1所述的方法，进一步包括去除所述第一图案布置，以形成由间隔件的所述第一布置所创建的图案。
4.根据权利要求1所述的方法，其中，所述第二图案布置的间距是所述第一图案布置的间距的一半。
5.根据权利要求3所述的方法，进一步包括去除由所述第一布置所创建的图案，以形成用于沉积所述第二布置的图案。
6.根据权利要求1所述的方法，其中，自组装单层包括硫醇、氯化物或者氟化物的头基。
7.根据权利要求1所述的方法，其中，所述沉积包括旋涂。
8.根据权利要求1所述的方法，进一步包括沉积附加自组装单层，以减小间距。
9.一种在半导体衬底上形成图案的方法，包括: 提供包括图案化牺牲层的半导体衬底； 在所述图案化牺牲层的上方沉积自组装单层(SAM)，以在所述图案化牺牲层的上表面的上方形成SAM帽，并且在所述图案化牺牲层的侧壁周围形成SAM侧壁； 去除所述SAM帽，以露出所述图案化牺牲层的上表面，同时保持所述SAM侧壁不变；以及 在去除所述SAM帽之后，去除所述图案化牺牲层，以使所述SAM侧壁形成第一图案布置。
10.一种在半导体器件上形成图案的方法，包括: 提供其上具有图案化表面的半导体衬底，所述图案化表面具有由第一间距限定的部件；以及 在所述图案化表面的上方形成自组装单层的布置，所述自组装单层具有头基和尾基，所述头基包括硫醇、氯化物或者氟化物，其中，所述布置提供具有第二间距的部件，所述第二间距减小至所述第一间距的一半。
【文档编号】H01L21/02GK103578923SQ201210436875
【公开日】2014年2月12日 申请日期:2012年11月5日 优先权日:2012年8月6日
【发明者】黄琮闵, 李忠儒, 黄建桦 申请人:台湾积体电路制造股份有限公司