全压接封装高压半导体器件的制作方法
【专利摘要】本发明的名称为全压接封装高压半导体器件，属于高压半导体器件【技术领域】。它主要是解决现有芯片和电极片通过焊料高温焊结而存在焊接应力和焊接空洞的问题。它的主要特征是：管壳下封接件、下钼圆片、半导体芯片、上钼圆片、门极引线组件和管壳上封接件依次为压接接触；管壳上封接件中心设有安装孔；上钼圆片中心设有定位孔，门极引线组件卡入该定位孔内。本发明具有可消除芯片高温焊接产生的形变和应力，能满足电压5000V以上或芯片直径4吋及以上的高压半导体器件要求的特点，主要用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域的高压半导体器件。
【专利说明】全压接封装高压半导体器件
【技术领域】
[0001]本发明涉及高压半导体器件，具体为全压接封装高压半导体器件，主要应用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域。
【背景技术】
[0002]传统的半导体器件芯片制造，采用芯片和电极片通过焊料高温焊结而成，存在焊接应力和焊接空洞，但随着半导体器件电压的不断提高和芯片直径的不断加大，特别是芯片直径达到4吋以上、电压达到5000V以上时，高温焊接芯片的形变应力使其可靠性已无法满足高压产品和大电流产品的要求，急需采用新的半导体器件结构和新的半导体工艺技术来满足新的需求。
【发明内容】
[0003]本发明针对上述不足，提供了全新内部结构的半导体器件一全压接封装高压半导体器件，消除了芯片高温焊接产生的形变和应力，能满足电压5000V以上或芯片直径4吋以上的高压半导体器件要求。
[0004]本发明通过以下技术方案实现:一种全压接封装高压半导体器件，包括管壳下封接件、下钥圆片、半导体芯片、上钥圆片、门极引线组件和管壳上封接件，其特征是:所述管壳上封接件中心设有安装孔；所述上钥圆片中心设有定位孔，门极引线组件卡入该定位孔内；管壳下封接件、下钥圆片、半导体芯片、上钥圆片、门极引线组件和管壳上封接件依次为压接接触。上述部件在元件装压外部电极或散热器时，管壳下封接件与管壳上封接件之间受外部压力作用而使内部部件实现全压接接触。
[0005]本发明技术解决方案`中所述的管壳下封接件与管壳上封接件内形成密封腔体，该密封腔体内充有压力低于外部大气压的惰性气体，从而既保证各部件相互接触良好，又防止芯片高压打火。
[0006]本发明技术解决方案中所述的半导体芯片的两个PN结的边缘台面造型采用两面双负角台面造型；两面双负角台面造型各面的负角可以是一个负角或两个不同角度的角构成的负角，负角Θ大小为:0.5° ≤ Θ≤35°。
[0007]本发明技术解决方案中所述的半导体芯片边缘两面双负角台面设有环形直角圆柱形绝缘保护硅胶环，双面表面台面保护采用多层高纯度高绝缘性的有机保护材料进行表面钝化。
[0008]本发明技术解决方案中所述的硅胶环外层表面设有凹槽，增加爬电距离。
[0009]本发明技术解决方案中所述的上钥圆片、下钥圆片的上下表面和管壳上封接件、管壳下封接件内外台面为研磨面，面平面度和平行度要求小于20 μ m。
[0010]本发明技术解决方案中所述的上钥圆片、下钥圆片的表面涂镀钝化层，防止上、下钥圆片热氧化。
[0011]本发明技术解决方案中所述的半导体芯片阴阳极表面涂覆厚度为ΙΟμ-- W 50μπ?的金属导电层。
[0012]本发明技术解决方案中所述的下钥圆片中心设有定位盲孔；所述管壳下封接件中心设有安装盲孔；安装盲孔内安装有定位柱，并与定位盲孔配合。
[0013]本发明技术解决方案中所述的半导体芯片的晶片原始材料为N型〈100〉晶向高阻单晶硅片或N型〈111〉晶向高阻单晶硅片，并采用三氯氧磷吸收工艺技术对原始单晶片进行预吸收处理；半导体芯片晶片内部微观纵向结构由P+P1N1P2N2对称结构构成，其中，P1区、P2区为双层Al扩散形成的P1区、P2区。
[0014]本发明由于采用由管壳下封接件、下钥圆片、半导体芯片、上钥圆片、门极引线组件和管壳上封接件构成的全压接封装高压半导体器件，因而半导体芯片与上、下钥圆片直接压接而不用再高温焊结，这样就消除了芯片高温焊结而产生的形变和应力，进而保证了器件特性的稳定性和可靠性，有利于半导体器件向更大直径、更高电压发展；加上半导体芯片生产用原始硅片优选〈100〉晶向高阻硅片，与常规的〈111〉晶向硅片相比压接强度更高，也就保证了半导体芯片具有更好的抗压强度而不易破碎。
[0015]本发明由于在半导体芯片的两个PN结边缘采用台面造型，并采用两面双负角台面造型工艺，降低了表面电场强度，有利于半导体芯片击穿电压的提高，其台面造型角度Θ大小为:0.5° < Θ <35° ;与的单面台面造型相比，在工艺上既简单易行容易实现，又有利于台面表面保护，同时减少了阴极面、阳极面导电面积的损失，利于芯片通流能力提高；双负角造型与双正角造型相比，击穿电压增加慢，相对稳定性好，不易击穿。
[0016]本发明由于在半导体芯片晶片内部微观纵向结构由P+P1N1P2N2对称结构，且P+P1N1P2N2对称结构采用AL-AL-P-B每种杂质源分别沉积、分别推进扩散、多次氧化光刻形成，P1区、P2区通过采用较高表面浓度的双层Al扩散技术，分别进行两次高真空Al预沉积和两次高温Al推进扩散，形成一次低浓度深结Al和二次高浓度浅结Al，进而解决了元件耐压与其他特性间的矛盾，不但实现了具有超高阻断电压，同时兼顾提高元件的dv/dt耐量、导通特性、高温特性。与以往的芯片制造扩散工艺相比，可以制造更高阻断电压、更优器件特性的半导体芯片。
[0017]本发明由于在半导体芯片边缘的台面造型保护上采用强电场绝缘保护技术，使半导体芯片能承担较大的雪崩击穿电压而不易击穿；强电场绝缘保护技术具体为:双面台面保护，采用多层高纯度高绝缘性的有机保护材料进行表面钝化，提高了器件的稳定性和可靠性。半导体芯片外层双面台面保护硅胶环采用硅橡胶成型技术进行加工，其外观为环形直角圆柱形，增加了表面爬电距离，更有利于半导体芯片承受更高的表面击穿电压；同时也有利于半导体芯片双面中心放置上、下钥圆片，利用硅胶环内园对上、下钥圆片进行定位。
[0018]本发明具有可消除芯片高温焊接产生的形变和应力，能满足电压5000V以上或芯片直径4吋以上的高压半导体器件要求的特点。本发明主要用于高压软启动电源、高压静止无功补偿电源、高压脉冲功率电源、高压直流输电等领域的高压半导体器件。
【专利附图】
【附图说明】
[0019]图1为本发明全压接封装高压半导体器件结构示意图。
[0020]图2为本发明半导体芯片边缘及硅胶环的结构示意图。
[0021]图3为本发明半导体芯片边缘及带凹槽硅胶环的结构示意图。[0022]图4为本发明半导体芯片两个PN结边缘台面造型结构示意图。
[0023]图5为本发明半导体芯片晶片内部微观纵向结构示意图。
【具体实施方式】
[0024]下面结合图1至图5对本发明作进一步说明。
[0025]如图1所示。全压接封装高压半导体器件，由管壳下封接件1、下钥圆片2、半导体芯片3、上钥圆片4、门极引线组件6、管壳上封接件5采用冷压封装而成。管壳上封接件5中心开孔安装门极引线组件6，门极引线组件6高出管壳上封接件5表面，卡入上钥圆片4中心通孔，对上钥圆片定位。器件台面直径D为:23mm≤D≤140mm，管壳厚度H为:23mm ^ 40mm。器件内部半导体芯片3与上、下钥圆片2、4和管壳上、下封接件1、5之间在外部压力作用下实现全压接接触，上、下钥圆片2、4上下表面和管壳上下封接件1、5内外台面采用研磨工艺加工,表面平面度和平行度要求小于20 μ m。上、下钥圆片2、4表面涂镀钝化材料，防止钥圆片热氧化；半导体芯片3阴阳极表面涂覆厚度为ΙΟμπ?Μ 50μπι的金属导电层。器件内部先抽真空，再充惰性气体，通过对器件内充气量和内部气压的精确控制，使内部气压低于外部气压，从而既保证各部件相互接触良好，又防止芯片高压打火。下钥圆片2和管壳下封接件I中心也可以开盲孔，安装定位柱进行定位。
[0026]采用全压接封装工艺后，半导体芯片3与上、下钥圆片2、4直接压接而不用烧结，消除了芯片因烧结变形而产生的应力，更利于芯片向更大直径和更高电压发展。半导体芯片3生产用原始硅片优选〈100〉晶向高阻硅片，与常规的〈111〉晶向硅片相比，压接强度更闻。
[0027]如图2、图3所 示。半导体芯片3边缘双面台面表面保护，采用多层高纯度高绝缘性的有机保护材料进行表面钝化，使芯片能承担较大的雪崩击穿电压而不易击穿。内外双层台面钝化保护，提高了元件的稳定性和可靠性。第一层台面保护层，采用较稀的高纯度高绝缘性的有机保护材料，利用自制的专用设备——硅片双面自动涂胶甩胶机(实用新型专利号:201120482060.3)，对晶片3进行台面双面涂胶保护；第二层台面保护层，采用较厚的高纯度高绝缘性的硅橡胶对台面双面及边缘进行模具注胶成型保护，硅胶环7、8外观为环形直角圆柱形；半导体芯片3双面中心放置上、下钥圆片4、2，并利用保护胶内园对上、下钥圆片4、2进行定位。硅胶环8上下表面，也可以有凹槽9增加爬电距离。
[0028]如图4所示。半导体芯片3的两个PN结边缘的台面造型，采用两面双负角台面造型工艺，既降低了表面电场强度，有利于芯片击穿电压的提高，又减少了阴极面、阳极面导电面积的损失；其台面造型角度Θ大小为:0.5°≤Θ≤35°。在工艺上，利用自制的专用设备一晶片大角磨角机，对晶片两面分别采用机械控制、单面自动磨角进行台面造型，既简单易行，又易于台面保护。负角还可以是两个角Θ1、Θ2。
[0029]如图5所示。半导体芯片3晶片内部微观纵向结构由P+P1N1P2N2对称结构构成。P+P1N1P2N2对称结构采用Al-Al-P-B每种杂质源分别沉积、分别扩散推进、多次氧化光刻形成。P1区、P2区通过采用双层Al扩散技术，分别进行两次高真空Al预沉积和两次高温Al推进扩散，形成的一次低浓度深结Al和二次高浓度浅结Al，进而解决了元件耐压与其他特性间的矛盾，不但实现了具有超高阻断电压，同时兼顾提高元件的dv/dt耐量、导通特性、高温特性。N2区扩散通过采用磷预沉积和高温推进氧化两次扩散完成；P+区扩散通过采用喷B涂源和高温推进扩散完成，利于与导电层形成良好的欧姆接触。
[0030]晶片扩散采用长少子寿命吸收技术。在晶片扩散中，引入三氯氧磷吸收工艺对原始硅单晶片进行η+层杂质吸收处理；同时，在扩散氧化过程中掺入三氯乙烷氧化清洗管道吸收杂质，并在阳极面喷硼作P+扩散杂质吸收。通过采用多次杂质吸收工艺，减少了硅片原始少子寿命的降低，大大提高了半导体芯片的少子寿命和参数均匀性，进而保证了元件参数的一致性和稳定性。
【权利要求】
1.一种全压接封装高压半导体器件，包括管壳下封接件(I)、下钥圆片(2)、半导体芯片(3)、上钥圆片(4)、门极引线组件(6)和管壳上封接件(5)，其特征是:所述管壳上封接件(5)中心设有安装孔；所述上钥圆片(4)中心设有定位孔，门极引线组件(6)卡入该定位孔内；管壳下封接件(I)、下钥圆片(2)、半导体芯片(3)、上钥圆片(4)、门极引线组件(6)和管壳上封接件(5)依次为压接接触。
2.根据权利要求1所述的全压接封装高压半导体器件，其特征在于:所述管壳下封接件(I)与管壳上封接件(5)内形成密封腔体，该密封腔体内充有低于外部大气压的惰性气体。
3.根据权利要求1所述的全压接封装高压半导体器件，其特征在于:所述半导体芯片(3)的两个PN结的边缘台面造型采用两面双负角台面造型；两面双负角台面造型,各面的负角是一个负角或两个不同角度的角构成的负角，负角Θ大小为:0.5° < Θ < 35°。
4.根据权利要求3所述的全压接封装高压半导体器件，其特征在于:所述半导体芯片(3 )边缘两面双负角台面设有环形直角圆柱形绝缘保护硅胶环(7、8 )。
5.根据权利要求4所述的全压接封装高压半导体器件，其特征在于:所述硅胶环(8)夕卜层表面设有凹槽(9)。
6.根据权利要求1或2所述的全压接封装高压半导体器件，其特征在于:所述上钥圆片(4)、下钥圆片(2)的上下表面和管壳上封接件(5)、管壳下封接件(I)内外台面为研磨面。
7.根据权利要求1所述的全压接封装高压半导体器件，其特征在于:所述上钥圆片(4)、下钥圆片(2)的表面涂镀钝化层。
8.根据权利要求1所述的全压接封装高压半导体器件，其特征在于:所述半导体芯片(3)阴阳极表面涂覆厚度为IOym w 50μπι的金属导电层。
9.根据权利要求1或2所述的全压接封装高压半导体器件，其特征在于:所述下钥圆片(2)中心设有定位孔；所述管壳下封接件(I)中心设有安装盲孔；定位孔内安装有定位柱。
10.根据权利要求1所述的全压接封装高压半导体器件，其特征在于:所述半导体芯片(3)的晶片原始材料为N型〈100〉晶向高阻单晶硅片或N型〈111〉晶向高阻单晶硅片，并采用三氯氧磷吸收工艺技术对原始单晶片进行预吸收处理；半导体芯片(3)晶片内部微观纵向结构由P+P1N1P2N2对称结构构成，其中，P1区、P2区为双层Al扩散形成的P1区、P2区。
【文档编号】H01L29/04GK103811424SQ201210448143
【公开日】2014年5月21日 申请日期:2012年11月12日 优先权日:2012年11月12日
【发明者】刘鹏, 张桥, 颜家圣, 吴拥军, 孙亚男, 杨宁, 林煜风, 张明辉, 李娴, 任丽, 刘小俐 申请人:湖北台基半导体股份有限公司