专利名称：内嵌电极的多阶沟槽式电场屏蔽功率mosfet的制作方法
技术领域：
本实用新型涉及一种晶体管，尤其涉及在功率金属氧化物半导体场效应晶体管(Power MOSFET)结构中形成具有多个电场屏蔽井区、内嵌电极与多阶沟槽式结构的功率金属氧化物半导体场效应晶体管。
技术背景现有技术中，功率金属氧化物半导体场效应晶体管已被广泛使用在许多的应用上，例如分离组件、光电子组件、电源控制组件、直流对直流转换器与马达驱动等。在上述该些应用中所使用的该功率金属氧化物半导体场效应晶体管皆需要一个特殊的击穿电压、低导通电阻、高开关切换速度、与广大的安全操作区域。然而，为了降低该功率金属氧化物半导体场效应晶体管中导通功率的损失，该功率金属氧化物半导体场效应晶体管必须有一个低特定导通阻抗(low specific on-resistance) RSP。其中，该低特定导通阻抗的定义为上述应用的产品中具有多层主动区域的金属氧化物半导体场效应晶体管的导通阻抗。一般而言，传统为借由缩小装置单元晶胞的高度、增加封装的密度或增加单位面积内晶胞的数目而用以达成降低该低特定导通阻抗的目的。然而，随着该晶胞密度的增加，相关的固有电容(intrinsic capacitance)亦会随之增加,例如该固有电容可为栅极对源极电容Cgs、栅极对漏极电容Cgd、总输入电容Ciss与总输出电容(；ss。因此，对于高晶胞密度的装置，其切换的功率损失将会大幅增加。此外，在许多的切换应用中，例如在可携行动装置中所进行同步的大量直流对直流转换，其功率金属氧化物半导体场效应晶体管需要操作在高切换频率的环境下，例如IMHz或者更高频。故有必要提供一种新的组件结构，降低因上述固有电容所造成切换或动态功率的损失。
实用新型内容本实用新型的一个目的为提供内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管，借由第一阶沟槽结构进一步再形成相对于该第一阶沟槽结构宽度较窄的第二阶沟槽结构，进而形成多阶且具有宽窄结构的沟槽结构。本实用新型的另一目的为根据上述的晶体管，提供第一屏蔽井区与第二屏蔽井区，用以增加击穿电压耐受度与降低漏电流。本实用新型的又一目的为根据上述的晶体管，在栅极沟槽单元与源极沟槽单元内填充绝缘层，用以完全地包覆位于该栅极沟槽单元与该源极沟槽单元内的该栅极端电极与该源极端电极，用以使得该栅极端电极与该源极端电极内嵌于对应该沟槽内部。本实用新型的再一目的为根据上述的晶体管，通过源极沟槽单元的第一阶源极沟槽用以进行多次性植入，用以形成具有多层的第二屏蔽井区。为达到上述目的或其它目的，本实用新型提供一种内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管，其由多个单位晶胞(Unit cell)所组成，且这些单位晶胞的任意一个的结构包含基板、外延层、栅极沟槽单元、源极沟槽单元、第一屏蔽井区、第二屏蔽井区、基体接面、源极接面与绝缘层。其中，该外延层设置于该基板的一侧；该栅极沟槽单元具有第一阶栅极沟槽与第二阶栅极沟槽；该源极沟槽单元具有第一阶源极沟槽与第二阶源极沟槽；该第一屏蔽井区植入于该外延层中，且该第一屏蔽井区包覆该栅极沟槽单元与该源极沟槽单元；该第二屏蔽井区植入于该外延层中，且该第二屏蔽井区包覆该源极沟槽单元的至少一部分；该基体接面设置于该第一屏蔽井区的一侧，且该基体接面在该源极沟槽单元两侧形成重掺杂区；该源极接面设置于该基体接面的一侧，且该源极接面设置于该栅极沟槽两侧；以及，该绝缘层设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽。与现有技术相较，本实用新型的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管可降低因这些固有电容所造成切换或动态功率的损失。
图I至图3，为本实用新型实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图；图4，为本实用新型另一实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图；以及图5，为本实用新型又一实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图。主要部件附图标记I晶体管
12基板
14外延层
16栅极沟槽单元
162第一阶栅极沟槽
164第二阶栅极沟槽
18源极沟槽单元
182第一阶源极沟槽 184第二阶源极沟槽
20第一屏蔽井区
22、22 第二屏蔽井区 24基体接面
242重掺杂区
26源极接面
28绝缘层
30栅极端电极
32源极端电极
34栅极端
36源极端
38源极接点区
40漏极端
具体实施方式
为充分了解本实用新型的目的、特征及有益效果，这里借由下述具体的实施例，并结合附图，对本实用新型做详细说明，说明如下参照图I至图3，为本实用新型实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图。在图I中，内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管I由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板12、外延层14、栅极沟槽单元16、源极沟槽单元18、第一屏蔽井区20、第二屏蔽井区22、基体接面24、源极接面26与绝缘层28。在此，该基板12以N+型的掺杂为例说明。其中，该外延层14设置于该基板12的一侧。栅极沟槽单元16具有第一阶栅极沟槽162与第二阶栅极沟槽164。其中，该第二阶栅极沟槽164借由该第一阶栅极沟槽162进一步形成，且该第二阶栅极沟槽164的宽度可窄于或等于该第一阶栅极沟槽162的宽度。再者，该晶体管I还包含栅极端电极(gate terminal electrode) 30,且该栅极端电极30内嵌于该栅极沟槽单元16。此外，该栅极端电极30可分别地仅形成于该第一阶栅极沟槽162，如图I所示，或者同时地形成在第一阶栅极沟槽162与第二阶栅极沟槽164，如图2所示。源极沟槽单元18具有第一阶源极沟槽182与第二阶源极沟槽184。其中，该第二阶源极沟槽184借由该第一阶源极沟槽182进一步形成，且该第二阶源极沟槽184的宽度可窄于或等于该第一阶源极沟槽182的宽度。再者，在实施例中，该晶体管结构I可还包含源极端电极(source terminal electrode) 32,且该源极电极32内嵌于该源极沟槽单元18，且源极端电极32可分别地仅形成于该第一阶源极沟槽182或者同时地存在于该第一阶源极沟槽182与该第二阶源极沟槽184 ;或者，该源极端电极32可不存在于该晶体管I中，如图2所示。总之，该第二阶栅极沟槽与该第二阶源极沟槽的至少一个的宽度分别地窄于或等 于该第一阶栅极沟槽与该第一阶源极沟槽的至少一个的宽度。再者，上述中该栅极端电极30与该源极端电极32可为多晶硅(Polysilicon)材质。该第一屏蔽井区20植入于该外延层14中，且该第一屏蔽井区20同时地包覆该栅极沟槽单元16与该源极沟槽单元18。在此，该第一屏蔽井区20以N型屏蔽井区为例说明。该第二屏蔽井区22植入于该外延层14中，且该第二屏蔽井区22设置于该源极沟槽单元18的底部或该第二屏蔽井区22包覆该源极沟槽单元18。在此，该第二屏蔽井区22以P型屏蔽井区为例说明。而该第二屏蔽井区22的设置以植入的方式有所区分，例如该第二屏蔽井区22可借由局部性植入且未驱入的方式在该第一屏蔽井区20形成该第二屏蔽井区22 ;或者，该第二屏蔽井区22可通过该源极沟槽单元18并以驱入的方式将该源极沟槽单元18包覆在该第二屏蔽井区22中。再者，上述中该第一屏蔽井区16以N型屏蔽井区以及该第二屏蔽井区18以P型屏蔽井区为例进行说明。值得注意的是，上述中该第二屏蔽井区22可为P型屏蔽井区、V型屏蔽井区、或η型屏蔽井区的其中之一，如图3所示。该基体接面24设置于该第一屏蔽井区20的一侧，且该基体接面24在该源极沟槽单元18两侧具有重掺杂区242。该源极接面26设置于该基体接面24的一侧，且该源极接面26设置于该栅极沟槽单元16的两侧。该绝缘层28设置于该源极接面26的一侧，且该绝缘层28填入该栅极沟槽单元16与该源极沟槽单元18。此外，位于该栅极端电极30中的这些栅极端电极30通过该绝缘层28 以形成栅极端(gate terminal) 34。在此，上述中该基体接面24为P型基体接面、该源极接面26以N+型源极接面与该重掺杂区242以P+型重掺杂区为例说明。此外，该重掺杂区242、该源极接面26的至少一部分、与该源极沟槽单元18形成源极接点区38，用以连接该源极端(SOUrce)36。另一方面，在该基板12相对于该外延层12的另一侧形成漏极端(drain terminal) 40，用以形成该晶体管。值得注意的是，其中绝缘层28可包覆该源极接面26的至少一部分。参照图4，为本实用新型另一实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图。在本实施例中，内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管I由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含基板12、外延层14、栅极沟槽单元16、源极沟槽单元18、第一屏蔽井区20、第二屏蔽井区22、基体接面24、源极接面26与绝缘层28。其中，大部份的结构说明同前实施例所述，而不同的是，该外延层14与上述实施例相较，其该第二屏蔽井区22可通过该源极沟槽单元18的第一阶源极沟槽182及/或第二阶源极沟槽184进行多次性植入，用以形成多层的该第二屏蔽井区22’。参照图5，为本实用新型又一实施例的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管的剖面示意图。在本实施例中，内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管I由多个单位晶胞所组成，且这些单位晶胞的任意 一个的结构包含基板12、外延层14、栅极沟槽单元16、源极沟槽单元18、第一屏蔽井区20、第二屏蔽井区22、基体接面24、源极接面26与绝缘层28。其中，大部份的结构说明同前实施例所述，而不同的是，该源极沟槽单元18的至少一部分设置于该基体接面24，亦即如同本实施例中所述，该源极沟槽单元18的部分的该第一阶源极沟槽182与该第二阶源极沟槽184设置于该基体接面24，且大约与该基体接面24具有相同的深度。与现有技术相较，本实用新型的内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管可降低因这些固有电容所造成切换或动态功率的损失。本实用新型在上文中已以较佳实施例揭露，然而本领域技术人员应理解的是，该实施例仅用于描绘本实用新型，而不应解读为限制本实用新型的范围。应注意的是，所有与该实施例等效的变化与置换，均应视为涵盖于本实用新型的范畴内。因此，本实用新型的保护范围当以权利要求书所作限定为准。
权利要求1.一种内嵌电极的多阶沟槽式电场屏蔽功率MOSFET，其特征在于，该MOSFET由多个单位晶胞所组成，且这些单位晶胞的任意一个的结构包含 基板； 外延层，设置于该基板的一侧； 栅极沟槽单元，具有第一阶栅极沟槽与第二阶栅极沟槽； 源极沟槽单元，具有第一阶源极沟槽与第二阶源极沟槽； 第一屏蔽井区，植入于该外延层中，且该第一屏蔽井区包覆该栅极沟槽单元与该源极沟槽单元； 第二屏蔽井区，植入于该外延层中，且该第二屏蔽井区包覆该源极沟槽单元的至少一部分； 基体接面，设置于该第一屏蔽井区的一侧，且该基体接面在该源极沟槽单元两侧形成重掺杂区； 源极接面，设置于该基体接面的一侧，且该源极接面设置于该栅极沟槽两侧；以及 绝缘层，设置于该源极接面的一侧，且该绝缘层填入该栅极沟槽与该源极沟槽。
2.如权利要求I所述的功率M0SFET，其特征在于，还包含栅极端电极，且该栅极端电极内嵌于该栅极沟槽单元。
3.如权利要求2所述的功率M0SFET，其特征在于，该栅极电极内嵌于该第一阶栅极沟槽或该第一阶栅极沟槽与该第二阶栅极沟槽内。
4.如权利要求3所述的功率M0SFET，其特征在于，该第二阶栅极沟槽与该第二阶源极沟槽的至少一个的宽度分别地窄于或等于该第一阶栅极沟槽与该第一阶源极沟槽的至少一个的宽度。
5.如权利要求4所述的功率M0SFET，其特征在于，该第一屏蔽井区为N型屏蔽井区，以及该第二屏蔽井区为P型屏蔽井区、V型屏蔽井区、或π型屏蔽井区的其中之一。
6.如权利要求4所述的功率M0SFET，其特征在于，该第二屏蔽井区通过该第一源极沟槽与该第二源极沟槽，并经由多次性植入或局部性植入且未驱入，用以形成多阶的该第二屏蔽井区。
7.如权利要求6所述的功率M0SFET，其特征在于，该绝缘层包该源极接面的至少一部分。
8.如权利要求6所述的功率M0SFET，其特征在于，该重掺杂区、该源极接面的至少一部分与该源极沟槽单元形成源极接点区。
9.如权利要求6所述的功率M0SFET，其特征在于，该基体接面为P型基体接面、该源极接面为N+型源极接面，以及该重掺杂区为P+型重掺杂区。
10.如权利要求6所述的功率M0SFET，其特征在于，还包含源极端电极，且该源极端电极内嵌于该源极沟槽单元。
11.如权利要求10所述的功率M0SFET，其特征在于，该源极端电极内嵌于该第一阶源极沟槽或该第一阶源极沟槽与该第二阶源极沟槽内。
专利摘要一种内嵌电极的多阶沟槽式电场屏蔽功率金属氧化物半导体场效应晶体管(MOSFET)，其由多个单位晶胞(Unit cell)所组成，且在每一单位晶胞中的各沟槽式(trench)结构下，又进一步提供具有电场屏蔽的多个多阶沟槽(multi-step trench)结构，用以形成可提供高击穿电压与低漏电流的一种高可靠性组件。其中，这些单位晶胞的任意一个的结构包含基板、外延层、具有多个多阶栅极沟槽的栅极沟槽单元、具有多个多阶源极沟槽的源极沟槽单元、第一屏蔽井区、第二屏蔽井区、基体接面、源极接面与绝缘层。其中，这些多阶栅(或源)极沟槽的宽度分别地窄于或等于该第一栅(或源)极沟槽的宽度。故借由本实用新型可用以降低漏电流及加强雪崩能量的耐受度。
文档编号H01L29/78GK202695450SQ20122012704
公开日2013年1月23日 申请日期2012年3月29日 优先权日2012年3月29日
发明者穆罕默德·恩·达维希, 曾军, 苏世宗 申请人:马克斯半导体股份有限公司