专利名称：Bipolar低压工艺中耐高压器件的制作方法
技术领域：
本实用新型涉及一种半导体制造技术领域,尤其涉及一种Bipolar低压工艺中耐高压器件。
背景技术：
传统的Bipolar (双极)工艺平台分类，一般以该工艺平台制造出来的标准NPN晶体管可承受的最大工作电压来制定；标准NPN晶体管的最大工作电压由集电区(C极)到发射区(E极)的耐压(即CE耐压)决定，CE耐压主要由外延厚度及电阻率决定，基区浓度及结深也会影响；外延厚度决定了隔离规则及工艺，而隔离规则及工艺又决定了版图面积；所以Bipolar低压工艺平台，对应外延厚度薄，隔离间距小，版图面积小，集成度高，如 I.5um线宽5V耐压工艺平台；Bipolar高压工艺平台，对应外延厚度厚，隔离间距大,版图面积大，集成度低，如4um线宽60V耐压工艺平台。传统的Bipolar工艺采用PN结隔离，工艺平台耐压在5 60V之间，耐压大于60V，考虑到芯片面积和制造难度，一般用其它工艺替代，如介质隔离工艺。为了提高设计电路的市场竞争力，部分专用集成电路会把不同模块整合到同一芯片上以提高集成度降低封装成本，但不同模块之间耐压往往有所区别，选择制造工艺平台时，需要选择适合高压模块制造工艺平台。整合的高低压模块，一般低压模块为控制电路，高压模块为输出输入电路。如果高低压模块耐压差别大或低压模块电路相对多，采用高压工艺平台制造原来用低压工艺平台制造的低压模块，会导致低压模块占芯片面积的大幅度增大。为此，高低压模块集成到同一芯片上会导致比高低压分别制造的芯片面积变大，部分抵消了通过整合高低压模块提高集成度的有益效果。低压控制电路模块工作电压一般为3 7V，可采用2um以下线宽5 15V耐压工艺平台制造，此类工艺平台外延厚度2. 5 4um之间，可实现标准NPN晶体管CE耐压在7 20V左右，隔离耐压在30-50V左右，就可以满足电路要求。为了实现高压模块部分高的工作电压，可以采用三极管或二级管反向串联的方式来实现；但考虑隔离耐压及电路高温工作可靠性问题，此反向串联耐压不宜超过隔离耐压的50% ;为此传统的低压工艺平台，为保证电路工作可靠性，可实现反向串联耐压在25V以下。高温工作可靠性失效表现为，此类电路在高温高压工作时，高压加到隔离PN结处电场强度很大，会导致热载流子注入现象，从而引起隔离PN结漏电偏大，同时芯片内部或外部进入可动离子的影响，会恶化漏电问题，导致电路功能失效。如果能实现在低压工艺平台上制造出一般需要高压工艺平台制造的高压模块，将有利于整合高低压模块提高集成度。
实用新型内容本实用新型的目的是提供一种Bipolar低压工艺中耐高压器件。本实用新型提供一种Bipolar低压工艺中耐高压器件，包括半导体衬底和位于其上的外延层；集电区、发射区和基区，所述集电区、发射区和基区位于所述外延层中，所述发射区位于所述基区中，所述集电区环绕于所述基区外围；埋层，所述埋层位于所述半导体衬底和外延层中，所述集电区与所述埋层相连；上隔离区和下隔离区，所述下隔离区位于所述半导体衬底和外延层相邻处，所述上隔离区位于所述下隔离区上的外延层中，所述下隔离区与上隔离区相连、并环绕所述集电区外围；轻掺杂区，所述轻掺杂区位于外延层中的所述上隔离区上方，与所述上隔离区相连；第一互连层，位于所述外延层上，包括第一层间介质层、氮化硅层、第一互连线和地极引线，所述第一层间介质层在所述上隔离区、基区、集电区以及发射区上形成有若干第一接触孔，第一互连线通过第一接触孔与所述基区、集电区以及发射区相连，所述氮化硅层位于所述第一层间介质层上，所述地极引线通过第一接触孔与所述轻掺杂区相连；第二互连层，位于所述第一互连层上，包括第二层间介质层、第二互连线和钝化层，在所述第二层间介质层上形成有若干第二接触孔，所述第二互连线通过第二接触孔与所述第一互连线相连，以实现所述基区、集电区和发射区的电性引出，所述钝化层位于所述第二互连线上。进一步的，所述外延层厚度为2. 5um 4um,所述外延层电阻率为I. 0 Q cm
2.2 Q cm。进一步的，所述半导体衬底、下隔离、上隔离、轻掺杂区和基区的掺杂类型为P型，所述外延层、埋层、发射区和集电区的掺杂类型为N型。进一步的，所述轻掺杂区的表面浓度小于上隔离区的表面浓度，所述轻掺杂区的宽度大于所述上隔离区的宽度。进一步的，所述轻掺杂区的表面浓度比上隔离区的表面浓度小两个数量级。进一步的，所述轻掺杂区与所述集电区的水平距离大于Sum。进一步的，所述轻掺杂区朝向所述集电区的一侧超出所述上隔离区的宽度为
0.5um 2um。进一步的，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区。进一步的，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区的宽度大于3um，所述地极引线到所述集电区的距离小于所述集电区到所述轻掺杂区的距离一半。进一步的，所述钝化层包括氮化硅薄膜层。综上所述，利用本实用新型制造出Bipolar低压工艺中一种耐高压器件的结构，在常规15V及以下低压工艺平台上，通过对多个所述Bipolar低压工艺中耐高压器件反向串联，可实现串联升压最高达200V的高压模块，并可实现高压模块工作电压可达100V的电路功能，满足高温可靠性要求。
图I为本实用新型一实施例中Bipolar低压工艺中耐高压器件的结构示意图。图2为本实用新型一实施例中Bipolar低压工艺中耐高压器件的制造方法的流程示意图。
具体实施方式
为使本实用新型的内容更加清楚易懂，以下结合说明书附图，对本实用新型的内容作进一步说明。当然本实用新型并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。其次，本实用新型利用示意图进行了详细的表述，在详述本实用新型实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本实用新型的限定。本实用新型的核心思想在于，通过在Bipolar低压工艺中耐高压器件中，在环绕所述集电区的上隔离区上形成掺杂浓度低的轻掺杂区，且所述轻掺杂区的宽度大于所述上隔离区的宽度，所述地极引线的宽度大于所述轻掺杂区的宽度，进一步的所述轻掺杂区朝向所述集电区的一侧超出所述上隔离区一定宽度，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区一定宽度，从而避免器件在高压工作中大量电荷聚集于上隔离区顶角位置，防止电荷聚集引起的击穿问题，从而提高了器件的性能。此外，所述第一层间介质层上的氮化硅层与含氮化硅薄膜层的钝化层结合，能够有效防止可动离子进入高压器件结构中的强电场区而造成污染，以保证此高压器件的高温高压可靠性。图I为本实用新型一实施例中Bipolar低压工艺中耐高压器件的结构示意图。结合上述核心思想及图1，本实用新型提供一种Bipolar低压工艺中耐高压器件，包括半导 体衬底100和位于其上的外延层114，集电区106、发射区107和基区108，埋层102，上隔离区104和下隔离区103，轻掺杂区105，第一互连层以及第二互连层；在本实施例中，所述半导体衬底100选择P型掺杂的〈111〉晶向硅层，其电阻率范围在10 Q cm 20 Q cm ;所述外延层114的电阻率范围I. 35 Q cm I. 65 Q cm ;所述外延层114的厚度范围3. 6um 4. 4um,以便与常规15V的Bipolar工艺平台匹配。所述集电区106、发射区107和基区108位于所述外延层114中，所述发射区107位于所述基区108中，所述集电区106环绕于所述基区108外围；所述集电区106和所述发射区107的掺杂类型为N型，所述基区108的掺杂类型为P型。所述埋层102位于所述半导体衬底100和外延层114中，所述集电区106与所述埋层102相连，在本实施例中，所述集电区106与所述埋层102相连，所述集电区106环绕包围发射区107、基区108，可有效防止寄生效应。所述下隔离区103位于所述半导体衬底100和外延层114相邻处，所述上隔离区104位于所述下隔离区103上的外延层114中，所述下隔离区103与上隔离区104相连、并环绕于所述集电区106外围；所述上隔离区104和下隔离区103的掺杂类型为P型。所述轻掺杂区105位于外延层114中的所述上隔离区104上方，并与所述上隔离区104相连，所述轻掺杂区105的宽度大于所述上隔离区104的宽度；所述轻掺杂区105的掺杂类型为N型。所述轻掺杂区105的表面浓度为5E17cm-2 6E17cm_2，所述上隔离区104的浓度为lE19cm-2 2E19cm_2，实际所述轻掺杂区105的浓度比所述上隔离区104的浓度低两个数量级，在Bipolar低压工艺中耐高压器件在高温高压条件下工作时，有利于减少表面强电场处的热载流子注入效应。所述第一互连层位于所述外延层114上，所述第一互连层包括第一层间介质层109、氮化硅层110、第一互连线113和地极引线112，所述第一层间介质层109在所述轻掺杂区105、基区108、集电区106以及发射区106上均形成有若干第一接触孔121，第一互连线113通过第一接触孔121与所述基区108、集电区106以及发射区107相连，所述地极引线112通过第一接触孔121与所述轻掺杂区105相连；所述氮化硅层110位于第一层间介质层109与第一互连线113和地极引线112之间。其中，所述第一层间介质层109的厚度为5000 8000埃，在所述第一层间介质层109与第一互连线113和地极引线112之间还形成有氮化硅层110，氮化硅层110的厚度500 700埃，所述氮化硅层110能够防止第一互连形成后的工序加工中的可动离子进入高压器件结构中的强电场区而造成污染，以保证此高压器件的高温高压可靠性。第一接触孔121大小为Ium 3um。第一互连线113和地极引线112的材料为AlSiCu，第一互连线113较佳的厚度为5000 9000埃，地极引线112较佳的厚度为5000 9000埃。上述第一互连层的厚度的选择能够满足Bipolar低压工艺中耐高压器件的工作要求。此外，器件还包括第二互连层，位于所述第一互连层上，所述第二互连层包括第二层间介质层111、第二互连线115和钝化层116，在所述第二层间介质层111上形成有若干第二接触孔124，所述第二互连线115通过第二接触孔124与所述第一互连线113相连，以实现所述集电区106、发射区107和基区108的电性引出，所述集电区106、发射区107和基区108均通过第二互连线115跨过轻掺杂区105引出，第一互连线113到轻掺杂区105之间只有第一层间介质层109和氮化硅层110阻隔， 而第二互连线115到轻掺杂区105之间增加了第一互连线113及第二层间介质层111，所述集电区106、发射区107和基区108通过第二互连线115引出，相比于通过第一互连线113引出，能够进一步减弱所述集电区106、发射区107和基区108引线在加高电压时的引起的外延表面反型导致高压工作时表面强电场处的电场强度的问题。此外，第二互连线115的材料为AlSiCu，第二互连线115的厚度为10000 16000埃。所述钝化层116包括氮化硅薄膜层，氮化硅薄膜层能够有效防止外界可动离子进入高压器件结构中的强电场区而造成沾污，保证此高压器件的高温可靠性。在本实施例中，所述轻掺杂区105与所述集电区106的水平距离dl为8um 15um，对应可实现由多个所述Bipolar低压工艺中耐高压器件反向串联升压达60-200V的高压模块，并可实现高压模块工作电压可达30-100V的电路功能。根据距离与耐压的对应性，具体水平距离大小根据高压管不同的耐压需求并结合外延条件选择，在较佳的实施例中，所述轻掺杂区105与所述集电区106的水平距离dl为9um，可实现由多个所述Bipolar低压工艺中耐高压器件反向串联升压最高达80V的高压模块，并可实现高压模块工作电压可达35V的电路功能，同时满足高温可靠性要求以保证击穿位置发生在埋层102左边与半导体衬底100的交界处，所述轻掺杂区105朝向所述集电区106的一侧超出所述上隔离区104的宽度d2为0. 5 2um ;能够保证工艺波动中仍能满足集电区106在上隔离区105之外，实现隔离PN结表面电场强度最高位置由载流子高浓度区转移到低浓度区，减少热载流子注入效应；并且，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区的宽度d3大于3um，所述地极引线到所述集电区距离小于所述集电区到所述轻掺杂区的距离一半，以保证零电位铝线场版起到降低表面电场强度为原来一半以上，长度过短无法起到降低电场作用。利用本实用新型制造出Bipolar低压工艺中一种耐高压器件的结构，在常规15V及以下低压工艺平台上，通过对多个所述Bipolar低压工艺中耐高压器件反向串联，可实现串联升压最高达200V的高压模块，并可实现高压模块工作电压可达100V的电路功能，满足高温可靠性要求。图2为本实用新型一实施例中Bipolar低压工艺中耐高压器件的制造方法的流程示意图。结合核心思想及图I和2，并在上述Bipolar低压工艺中耐高压器件结构的基础上，本实用新型所述Bipolar低压工艺中耐高压器件的制造方法，包括以下步骤步骤SOl :首先提供半导体衬底100，在所述半导体衬底100中形成相邻的下隔离区103和埋层102 ；步骤S02 :在所述半导体衬底100上形成外延层114 ；步骤S03 :在所述外延层114中形成上隔离区104、基区108和集电区106，所述集电区106位于所述外延层114中，所述上隔离区104位于所述下隔离区103上并环绕于所述集电区106外围；步骤S04 :在所述外延层114中形成轻掺杂区105和发射区107，所述轻掺杂区105位于所述上隔离区104上方并与所述上隔离区104相连，所述轻掺杂区105的宽度大于所述上隔离区104的宽度，所述发射区107位于所述基区108中；步骤S05 :在所述外延层114上形成第一互连层，所述第一互连层包括第一层间介质层109、氮化硅层110、第一互连线113和地极引线112，所述第一层间介质层109在所述轻掺杂区105、基区108、集电区106以及发射区106上均形成有若干第一接触孔121，第一互连线113通过第一接触孔121与所述基区108、集电区106以及发射区107相连，所述地极引线112通过第一接触孔121与所述轻掺杂区105相连；所述氮化硅层110位于第一层间介质层109与第一互连线113和地极引线112之间。步骤S06 :在所述第一互连层上形成第二互连层，所述第二互连层包括第二层间介质层111、第二互连线115和钝化层116，在所述第二层间介质层111上形成有若干第二接触孔124，所述第二互连线115通过第二接触孔124与所述第一互连线113相连所述集电区106、发射区107和基区108均通过第二互连线115跨过轻掺杂区105引出，由于第二互连线115与第一互连线113存在第二层间介质层111，相比于通过第一互连线113引出，能够进一步减弱所述集电区106、发射区107和基区108引线在加高电压时引起的外延表面反型导致高压工作时表面强电场处的电场强度增加的问题。所述钝化层116包括氮化硅薄膜层，可有效防止外界可动离子沾污，保证此高压器件的高温可靠性。综上所述，通过所述Bipolar低压工艺中耐高压器件的制造方法，在常规15V及以下低压工艺平台上，通过对多个所述Bipolar低压工艺中耐高压器件反向串联，可实现串联升压最闻达200V的闻压|旲块，并可实现闻压|旲块工作电压可达100V的电路功能，满足闻温可靠性要求。虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视权利要求书所界定者为准。
权利要求1.一种Bipolar低压工艺中耐高压器件，其特征在于，包括 半导体衬底和位于其上的外延层； 集电区、发射区和基区，所述集电区、发射区和基区位于所述外延层中，所述发射区位于所述基区中，所述集电区环绕于所述基区外围； 埋层，所述埋层位于所述半导体衬底和外延层中，所述集电区与所述埋层相连； 上隔离区和下隔离区，所述下隔离区位于所述半导体衬底和外延层相邻处，所述上隔离区位于所述下隔离区上的外延层中，所述下隔离区与上隔离区相连、并环绕所述集电区外围； 轻掺杂区，所述轻掺杂区位于外延层中的所述上隔离区上方，与所述上隔离区相连； 第一互连层，位于所述外延层上，包括第一层间介质层、氮化硅层、第一互连线和地极引线，所述第一层间介质层在所述上隔离区、基区、集电区以及发射区上形成有若干第一接触孔，第一互连线通过第一接触孔与所述基区、集电区以及发射区相连，所述氮化硅层位于所述第一层间介质层上，所述地极引线通过第一接触孔与所述轻掺杂区相连； 第二互连层，位于所述第一互连层上，包括第二层间介质层、第二互连线和钝化层，在所述第二层间介质层上形成有若干第二接触孔，所述第二互连线通过第二接触孔与所述第一互连线相连，以实现所述基区、集电区和发射区的电性引出，所述钝化层位于所述第二互连线上。
2.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述外延层厚度为2. 5um 4um,所述外延层电阻率为I. 0 Q cm 2. 2 Q cm。
3.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述半导体衬底、下隔离、上隔离、轻掺杂区和基区的掺杂类型为P型，所述外延层、埋层、发射区和集电区的掺杂类型为N型。
4.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述轻掺杂区的表面浓度小于上隔离区的表面浓度，所述轻掺杂区的宽度大于所述上隔离区的宽度。
5.如权利要求4所述的Bipolar低压工艺中耐高压器件，其特征在于，所述轻掺杂区的表面浓度比上隔离区的表面浓度小两个数量级。
6.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述轻掺杂区与所述集电区的水平距离大于8um。
7.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述轻掺杂区朝向所述集电区的一侧超出所述上隔离区的宽度为0. 5um 2um。
8.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区。
9.如权利要求8所述的Bipolar低压工艺中耐高压器件，其特征在于，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区的宽度大于3um，所述地极引线到所述集电区的距离小于所述集电区到所述轻掺杂区的距离一半。
10.如权利要求I所述的Bipolar低压工艺中耐高压器件，其特征在于，所述钝化层包括氮化娃薄膜层。
专利摘要本实用新型提供一种Bipolar低压工艺中耐高压器件，通过在Bipolar低压工艺中耐高压器件中，在环绕所述集电区的上隔离区上形成掺杂浓度低的轻掺杂区，所述地极引线的宽度大于所述轻掺杂区的宽度，所述轻掺杂区朝向所述集电区的一侧超出所述上隔离区一定宽度，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区一定宽度，从而避免器件在高压工作中大量电荷聚集于上隔离区顶角位置，防止电荷聚集引起的击穿问题，从而提高了器件的性能。此外，所述第一层间介质层上的氮化硅层与含氮化硅薄膜层的钝化层结合，能够有效防止可动离子进入高压器件结构中的强电场区而造成污染，以保证此高压器件的高温高压可靠性。
文档编号H01L29/36GK202513160SQ20122018467
公开日2012年10月31日 申请日期2012年4月26日 优先权日2012年4月26日
发明者张佼佼, 李小锋, 王铎, 韩健 申请人:杭州士兰微电子股份有限公司, 杭州士兰集成电路有限公司