专利名称：封装基板构造的制作方法
技术领域：
本实用新型涉及一种封装基板构造，特别是有关于一种最外层的电路内埋于介电层的封装基板构造。
背景技术：
现今，半导体封装产业为了满足各种高整合度(integration)及微型化(miniaturization)的封装需求，以供更多有源无源组件及线路连接，半导体封装基板逐渐由双层电路板演变成多层电路板(mult1-layer circuit board),以在有限的空间下运用层间连接技术(interlayer connection)以扩大半导体封装基板(substrate)上可供运用的电路布局面积，以达到高电路密度的积体电路需要，降低封装基板的厚度，以在相同基板单位面积下容纳更大量的电路及电子组件。—般多层电路封装基板主要由多个电路层(circuit layer)及多个介电层(dielectric layer)交替迭合所构成。通常电路层是由铜箔层搭配图案化光刻胶及蚀刻的工艺所制成，一般具有至少一电路及至少一连接垫；而介电层形成于电路层之间，用以保护并隔开各个电路层；通常最外层电路层会另外形成阻焊层于外层电路层上以供保护，仅裸露出所述连接垫以供后续芯片或电子组件以连接。在以现有的基板工艺制作的基板构造中，最外层的电路层通常是凸出形成在最外层介电层的外表面上，一方面会增加多层电路板的整体厚度，另一方面由于电路层凸起状的露出在介电层的表面上，在运输过程中或是后续制作过程时都较容易受外界的撞击或磨擦力而受到磨耗破坏或剥落，因而影响多层电路板的电性作用。故，有必要提供一种封装基板构造，以解决现有技术所存在的问题。
实用新型内容有鉴于此，本实用新型提供一种封装基板构造，以解决现有技术所存在的最外层电路外露而造成降低电性连接性能的问题。本实用新型的主要目的在于提供一种封装基板构造，其可以利用将最外层电路层内埋在介电层内，以达到保护电路并确保最外层电路电性连接效能的目的。为达成本实用新型的前述目的，本实用新型一实施例提供一种封装基板构造，其中所述封装基板构造包含:一介电层、一电路层以及至少一导电柱。所述介电层具有一第一表面及第二表面。所述电路层嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面。所述导电柱设置于所述介电层内，且与所述电路层电性连接。再者，本实用新型另一实施例提供另一种封装基板构造，其中所述封装基板构造包含:一介电层、一电路层、至少一导电柱、一增层介电层、一增层电路层以及至少一增层导电柱。所述介电层具有一第一表面及第二表面。所述电路层嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面。所述导电柱设置于所述介电层内，且与所述电路层电性连接。所述增层介电层设置于所述介电层的第二表面。所述增层电路层位于所述增层介电层内，并电性连接所述导电柱。所述增层导电柱设置于所述增层介电层内，且与所述增层电路层电性连接。与现有技术相比较，本实用新型的封装基板构造，不但可保护最外层电路免于外力的撞击或磨耗作用，进而确保基板电性连接的效能，还可以使得基板构造更轻薄。
图1A是本实用新型一实施例封装基板构造的剖面示意图。图1B是本实用新型一实施例封装基板构造的最外层电路层的局部放大剖面图。图2是本实用新型另一实施例封装基板构造的剖面示意图。图3A-3G是本实用新型一实施例封装基板构造的制造方法的示意图。图4是本实用新型另一实施例封装基板构造的剖面示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请参照图1A所示，揭示本实用新型一实施例的封装基板构造主要包含:一介电层
10、一电路层11以及至少一导电柱12。所述介电层10具有一第一表面101及相对应的第二表面(未标示)。所述电路层11嵌埋于所述介电层10内，其中所述介电层10的第一表面101裸露所述电路层11的一外表面111，所述电路层11的外表面111与所述介电层10的第一表面101平齐或低于所述第一表面101。所述导电柱12设置于所述介电层10内，且与所述电路层11电性连接。请参照图1B所示，揭示本实用新型一实施例封装基板构造的最外层电路层11的局部放大剖面图，可以更清楚看见在本实施例中，所述电路层11的外表面111的水平面可以略低于所述介电层10的第一表面101的水平面，所述电路层11的外表面111约呈平坦的二维水平面状。这样可以达到保护所述电路层11以避免其受到外力碰撞或摩擦。请参照图2所示，本实用新型另一实施例的封装基板构造相似于本实用新型一实施例，并大致沿用相同组件名称及图号，但另一实施例的差异特征在于:所述另一实施例的封装基板构造进一步增设一增层电路构造，包含一增层介电层10’、一增层电路层11’以及至少一增层导电柱12’。所述增层介电层10’设置于所述介电层10的第二表面(上表面)。所述增层电路层11’位于所述增层介电层10’内，并电性连接所述导电柱12。所述增层导电柱12’设置于所述增层介电层10’内，且与所述增层电路层11’电性连接。上述特征的优点在于:即使增层，其最外层的电路层11仍旧嵌埋于所述介电层10内。因此，不但可保护最外层的电路层11免于受到外力破坏或摩擦力作用，并可减少基板厚度，因而进一步增加电性连接性能及基板轻薄的效果。[0020]在上述实施例中，所述介电层10的材料可为绝缘树脂材料，例如玻璃纤维层经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化胶片(B_stage prepreg),其利用其在高温高压中的再熔胶以及流胶特性，压合在所述电路层11，加热固化即可得到所述介电层10，所述介电层10的高度约介于30至150微米之间，但并不限于此。此外，所述电路层11是以铜箔层搭配图案化光刻胶及蚀刻的工艺形成至少一图案电路，并与所述导电柱12电性连接。所述电路层11的材质例如为铜、镍、金、银或铝等，但并不限于此本实用新型将于下文利用图3A至3G图逐一详细说明本实用新型一实施例的制作方法，其主要包含下列步骤:首先，请参照图3A所示，先提供一载板20，在所述载板20的上表面具有一薄金属层30可作种子层，以便后续工艺电镀电路层及电镀导通柱使用；接着，请参阅图3B所示，利用一图案化的第一光刻胶膜40a形成一图案化电路层11，其与所述种子层30有一接触外表面111;然后，不需移除所述第一光刻胶膜40a，请参阅图3C所示，直接再迭合一图案化的第二光刻胶膜40b形成至少一导电柱12与部分所述电路层11电性连接，此处为了简化图示，并未绘示所述第一光刻胶膜40a，但所述第二光刻胶膜40b实际上包埋了所述第一光刻胶膜40a ；之后，请参阅图3D所示，移除所述第二光刻胶膜40b ；接着，请参阅图3E所示，压合一介电层10覆盖住所述电路层11与所述导电柱12及所述种子层30的上表面，形成一第一表面101与所述电路层11的外表面111约呈水平状，在此所述第一表面101与所述电路层11的外表面111具有平齐的高度；然后，请参阅图3F所示，移除所述载板20 ;利用蚀刻再移除所述种子层30(未绘/Jn )，蚀刻时会略造成所述电路层11的外表面111略低于或齐平于所述介电层10的第一表面 101 ；最后，请参阅图3G所示，所述电路层11在此为一外电路层时，可选择再涂布一层阻焊层50以作保护，仅由所述阻焊层50裸露一部份所述电路层11，以做为焊垫用途，因此完成外层电路层内埋的制作过程。另外，可以设置至少一芯片60在所述阻焊层50的外表面上，并以至少一金属线70与所述电路层11电性连接，以构成一打线型(wire bonding)芯片架构。或者，另外，可以省略阻焊层50，直接将至少一芯片60设置在所述介电层10的第一表面111上，并以至少一金属线70与所述电路层11电性连接，当省略阻焊层时，制作线路时，所述电路层11的表面需要进行防氧化处理，即在其表面镀镍金层，或者镍钯金层，或者用 OSP(Organic Solderability Preservatives,有机保焊膜)层保护。请参照图4所示，揭示本实用新型另一实施例的应用，类似图3G所示，其另设置至少一芯片60在所述阻焊层50的外表面上(或所述介电层10的第一表面111)，并以至少一金属球50与所述电路层11电性连接，以构成一倒装型芯片(flip chip)架构。透过这样设计，即使增层，其最外层电路层11仍旧嵌埋于所述介电层10内。因此，不但可保护外层电路11搬运或移动中免于受到外力破坏或摩擦力磨耗作用，并可减少基板厚度，因而进一步增加电性连接性能及基板轻薄的效果。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
权利要求1.一种封装基板构造，其特征在于:所述封装基板构造包含: 一介电层，具有一第一表面及第二表面； 一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面；以及至少一导电柱，设置于所述介电层内，且与所述电路层电性连接。
2.如权利要求1所述的封装基板构造，其特征在于:所述封装基板构造还包含: 一阻焊层，设置在所述介电层的第一表面上，并裸露出部分所述电路层的外表面以作为至少一连接垫。
3.如权利要求1所述的封装基板构造，其特征在于:所述电路层的外表面低于所述介电层的第一表面，所述电路层的外表面呈水平状。
4.如权利要求1所述的封装基板构造，其特征在于:所述导电柱为铜柱。
5.如权利要求1所述的封装基板构造，其特征在于:所述封装基板构造还包含: 至少一芯片，设置在所述介电层的第一表面，具有至少一金属线或金属球与所述电路层电性连接。
6.如权利要求2所述的封装基板构造，其特征在于:所述封装基板构造还包含: 至少一芯片，设置在所述阻焊层上，具有至少一金属线或金属球与所述电路层的连接垫电性连接。
7.一种封装基板构造，其特征在于:所述封装基板构造包含: 一介电层，具有一第一表面及第二表面； 一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面； 至少一导电柱，设置于所述介电层内，且与所述电路层电性连接； 一增层介电层，设置于所述介电层的第二表面； 一增层电路层，位于所述增层介电层内，并电性连接所述导电柱；以及 至少一增层导电柱，设置于所述增层介电层内，且与所述增层电路层电性连接。
8.如权利要求7所述的封装基板构造，其特征在于:所述封装基板构造还包含: 一阻焊层，设置在所述介电层的第一表面上，并裸露出部分所述电路层的外表面以作为至少一连接垫。
9.如权利要求7所述的封装基板构造，其特征在于:所述电路层的外表面低于所述介电层的第一表面，所述电路层的外表面呈水平状。
10.如权利要求7所述的封装基板构造，其特征在于:所述导电柱为铜柱。
专利摘要本实用新型公开一种封装基板构造，所述封装基板构造包含一介电层，具有一第一表面及第二表面；一电路层，嵌埋于所述介电层内，其中所述介电层的第一表面裸露所述电路层的一外表面，所述电路层的外表面与所述介电层的第一表面平齐或低于所述第一表面；以及至少一导电柱，设置于所述介电层内，且与所述电路层电性连接。
文档编号H01L23/14GK202940236SQ20122063829
公开日2013年5月15日 申请日期2012年11月28日 优先权日2012年11月28日
发明者罗光淋, 王德峻 申请人:日月光半导体(上海)股份有限公司