单片集成半导体结构的制作方法

单片集成半导体结构的制作方法
【专利摘要】本发明涉及一种包含下列层结构的单片集成半导体结构：A)基于掺杂的或未掺杂的Si的载体层，B)任选地具有组成BxAly-GazNtPv的层，其中x=0-0.1,y=0-1,z=0-1,t=0-0.1和v=0.9-1，C)具有组成BxAly-GazInuPvSbw的松弛层，其中x=0-0.1,y=0-1,z=0-1,u=0-1,v=0-1和w=0-1，其中w和/或u在朝向层A)或B)的一侧小于、等于或大于其在背离层A)或B)的一侧，和其中v=1-w和/或y=1-u-x-z,D)任选地具有组成BxAlyGazInuPvSbwNt的用于阻断失配位错的层，其中x=0-0.1,y=0-1,z=0-1,u=0-1,v=0-1,w=0-1和t=0-0.1，E)任选地具有组成BxAlyGazInuPvSbwNtAsr的用于异质偏移的层，其中x=0-0.1,y=0-1,z=0-1,u=0-1,v=0-1,w=0-1,t=0-0.1和r=0-1，和F)任意的优选第III/V族的半导体材料或几种不同的任意半导体材料的组合，其中所有第III族元素的上述化学计量指数的总和始终为1，和其中所有第V族元素的上述化学计量指数的总和也始终为1。
【专利说明】单片集成半导体结构
发明领域
[0001]本发明涉及单片集成半导体结构，它适用于在硅衬底上形成基于第III/V族元素的集成半导体组件，还涉及生产该半导体结构的方法及其用途。
[0002]发明背景和现有技术
以硅和二氧化硅为基础的集成电路的发明，使得最近的几十年在微芯片处理器技术和微电子方面有巨大的发展。在集成电路中，特别是η通道和P通道晶体管结合用于所谓的CMOS逻辑(互补金属氧化物半导体)中的数据处理。基本上晶体管是由外部栅极电压控制的电阻。在最近的几十年中，集成电路的性能可以通过增加晶体管微型化和由此通过增长的晶体管密度来提高。但是同时，晶体管组件的各结构尺寸太小，使得达到了基本的物理极限并且进一步微型化将不会导致电路的改进。
[0003]同时，除了硅和二氧化硅以外，此处还可使用新材料用于制造集成电路，所述材料的物理性质引起功能改善。尤其是讨论了在CMOS技术中使用第III/V族半导体材料。
[0004]由于一些第III/V族半导体材料的电子迁移率显著地高于硅的迁移率并且η通道晶体管的效率或开关速度尤其是显著地决定于电子迁移率，因此第III/V族半导体材料用作Π-通道层能够导致集成电路的实质性改善。此外，通过使用第III/V族半导体材料可以降低栅极电压，这进而又减少了能耗和由此减少了集成电路中的热消散。目前，各研究院所、大学和企业都在研究在硅技术中使用第ΠΙ/V族通道层。
[0005]哪种第III/V族半导体最适用于在硅上集成，这一方面取决于半导体材料的基本性质，如电子迁移率和电子带隙。
[0006]另一方面，最终必须考虑到硅技术中对于批量生产的兼容性。砷是许多第III/V族半导体混晶的主要成分。由于砷的高毒性，在大规模工业生产中设想使用含砷材料需要昂贵地处置含砷废品。
[0007]对于第III/V族半导体材料在硅基电路上的集成，通常采用外延生长法。在该外延析出法中，晶态半导体材料的晶格常数发挥了决定性作用。硅芯片技术中所用的硅衬底或载体衬底决定了基础晶格常数。但是，大多数具有高电子迁移率的第III/V族半导体材料具有与硅不同的晶格常数，其晶格常数通常更高。第III/V族通道层在硅衬底上的外延集成中，这种晶格常数的差异导致了第III/V族半导体层内形成失配位错。这些位错是晶体缺陷，它们显著地恶化半导体层的电子性能。为了确保第IIΙ/v族通道层的最佳材料质量，需要特殊的第III/V族缓冲层。这些缓冲层由不同的第III/V族半导体材料的特殊序列和/或由特殊的制造方法确定。而且，此缓冲层必须不太厚，从而确保硅上的第III/V族集成与实际的CMOS工艺的兼容性。
[0008]不同的缓冲层或匹配层是本领域例如由文献DE 103 55 357 A已知的。
[0009]发明的技术目的
本发明的技术目的是详细说明将第III/V族半导体集成在硅衬底上的集成的单片半导体结构，该半导体结构满足所有电子要求，在生产过程中避免或减少了含砷废物，并且优化匹配了一方面硅与另一方面第III/V族半导体的不同的晶格常数。[0010]发明基础
为了实现该技术目的，本发明教导了包含下列层结构的单片集成半导体结构:A)基于掺杂的或未掺杂的Si的载体层，B)任选地具有组成BxAlyGazNtPv的层，其中x = O - 0.1，y = O - l,z = 0- 1，七=0-0.1和￥ = 0.9_ 1,C)具有组成 BxAlyGazInuPvSbw 的松弛层,其中 X = O - 0.1, y = O -1, z = O - l,u = O -1, v = O -1 和 w = O -1,其中 w和/或u在朝向层A)或B)的一侧小于、等于或大于其在背离层A)或B)的一侧，并且在松弛层内可变或恒定不变，其中v = l- w和/或l=u + x + y + z,D)任选地用于阻挡失配位错的层，其具有组成 BxAlyGazInuPvSbwNt，其中 X = O - 0.1, y = O -1, z = O - l,u=O -1, V = O -1, w = 0-1 和 t = 0_0.Ι,Ε)任选地用于异质偏移(hetero-offset)的层，其具有组成 BxAlyGazInuPvSbwNtAsr,其中 X = O - 0.1，y = O - 1，z = O - 1，u = O -Lv = O- l,w = 0-1, t = O - 0.1 和 r = O -1,和 F)任意的、第 III/V 族的半导体材料或几种任意半导体材料的组合，其中所有第III族元素的上述指数的总和始终为I且其中所有第V族元素的上述指数的总和也始终为I。
[0011]本发明的基础是现有半导体材料的新型组合和其进一步开发，以便分别获得用于第III/V族组件集成的最佳缓冲层或匹配层且尤其是硅衬底上的通道层。
[0012]本发明的特点是实现了缓冲层为磷(P)基和含砷量(As)低或不含As，此外，通过在第III/V族半导体混晶中的第III族一侧上的铝(Al)的掺合物，所述缓冲层具有相当大的电子带隙的材料特性，和在缓冲表面上具有含有尽可能小的位错缺陷密度的η通道层晶格常数。
[0013]本发明与现有的集成概念相比具有三个决定性的优点:
1.(AlGa)P和硅的晶格常数相差极小。因此，具有低的硼或氮浓度的(BAlGa)(NP)薄层可以外延沉积在(001)硅 衬底上，但不形成失配位错。在该第一第III/V族半导体薄层的生长过程中由于两种材料不同的晶体性能(如原子结合性能和晶格基底)引起的对于第III/V族半导体混晶和硅的单片连接的工序挑战得以解决。仅在下一步骤中，晶格常数通过锑和铟的特定掺合物而增加，并且失配位错的形成以受控方式引发。通过使用无缺陷的模板，第III/V族缓冲层的总的层厚度从而可以显著地减小，而这对于与现有的CMOS工艺的兼容性又是决定性的。此外，较薄的层的制造更便宜。
[0014]2.带隙是特征性的半导体材料性能，其取决于第III/V族晶体的材料组成及其应变状态。由于η-通道层的第III/V族材料的带隙大体都很小，因此当缓冲层具有相对大的带隙时，在缓冲层和η通道层之间的接触面上，在电子带结构的导带和/或价带中出现大的异质偏移。导带中大的偏移对η通道晶体管的功能又是非常有利的。在本发明中，特别是实现了对η通道层大的异质偏移。
[0015]3.用于组件的具有最佳性能的η通道材料体系常常含有砷。然而，相比于缓冲层这些通道层非常薄，因此，这对降低特别是在厚的缓冲层中的砷浓度是决定性的。磷基缓冲层的使用第一次大大减少了工业生产中的含砷化合物。由此，可以大幅度降低含砷废品的昂贵的处置成本。
[0016]另外，在此集成概念中，它的优点是即使薄(30 - 60 nm)的硼-铝-镓-氮化物-磷化物((BAlGa) (NP))层也可以无缺陷和无晶体极性紊乱地沉积在精确取向的(001)硅衬底上。由此，可以显著降低必要的缓冲层厚度。[0017]因此，使用此(BGaAl) (NP)-Si模板作为本发明的模型。下面，在具有强制确立的层C)到E)的实施方案中缓冲区细分为三个层组(layer package)(分别为1- 3或层C)到 E)):
1.模板上的第一层组(松弛层C))优选地由不同的单独层组成，但是也可以是一个单个的层。变化这些(BAlGaIn) (SbP)单独层的组成使得形成许多失配位错缺陷并且晶格常数系统地增加。另外，可以使用特殊的焙烧方法，以促进失配位错的形成。在第一层组的表面实现的晶格常数相应于用于通道层集成的目标晶格常数具有决定性的意义。
[0018]2.在第二层组(层D))内实现失配位错阻挡层。该阻挡层可以由一个或多个具有不同组成的(BAlGaIn) (PSbN)单独层组成。这些(BAlGaIn) (PSbN)层的目的是阻止来自第一层组的失配位错到达上面的第III/V族层(层组2和3以及通道层)。本文中，单独层的应变状态明确地改变。但是没有产生进一步的失配位错，并且因此这些单独层以假同晶应变的方式沉积。
[0019]3.在第三层组(异质偏移，层E))内，实现了对于通道层集成最佳的带隙以及最佳的异质偏移。此最后的层组又可以由一个或几个(BAlGaIn) (PSbNAs)层组成。前两个层组不含砷，而此最后的层组可以包括薄的含砷层。但是，该层相当薄(〈50 nm)，由此依然保持了本发明在低砷生产方面的显著优点。
[0020]特别地，优选本发明的下列变型。
[0021]可以选择层C)、D)和E)的组成使得层D)和/或E)之一的和/或层C)背离层A)或B)的一侧的晶格常数基本上与层F)的晶格常数相当。
[0022]在朝向层B)或C)的一侧，优选层A)是Si单晶的Si (001)面。
[0023]所述单独层优选具有下列特征。
[0024]层B)可以具有5 - 100 nm、特别是30 - 80 nm，例如60 nm的厚度，和/或I X IO15-1XlO21 cnT3、特别是 I X IO15 -1XlO17 cnT3，例如 3 X IO15 CnT3 的 P-或 η-掺杂质浓度。优选地，它具有下列组成之一:Z =V= l,x = y = t = 0或y = v = l,x = z = t = 0或X =
0.01 - 0.1, y = 0.90 - 0.99，z = t = O, v = I 或 x = 0.01 - 0.1, z = 0.90 - 0.99,y = t = O, V = I 或 t = 0.01 - 0.1, V = 0.90 - 0.99, y = x = 0,z = l。例如是 GaP。
[0025]在层C)内，从朝向层A)或B)的一侧到背离层A)或B)的一侧，w和/或u可以单调上升或下降(如果在朝向层A)或B) —侧上w和/或u小于或大于其在背离一侧上)。本文中，术语“单调上升或下降” 一方面指数学上严密的“严格地单调上升/下降”，被看作是在位置坐标垂直延伸到层A)或B)表面的方向上的w和/或u的函数。实例是线性函数、指数函数或任何其它任意的单调函数。但是该术语也可包括其中w和/或u的值根据位置可以部分是常数的函数。这种情况的一个例子是(上升或下降的)阶梯函数，当层C)是在分层中生成时，就得到这种函数。但是原则上，不排除层C)内的w和/或u在剖面上，在与位置相关的浓度分布上具有改变的斜率符号。特别是，也可以根据所述位置坐标，函数w或u有最大值或最小值，即其最大值或最小值可以高于或低于层C)两侧的w或u的值。但是，最大值或最小值也可能在层C)两侧的w或u值之间。但是层C)也可以由具有恒定组成的单独层组成。
[0026]如上所述，层C)可以由多个分层、特别是1-30个分层、优选2-10个分层，例如6个分层形成，其中w在分层内又是可以变化的或不变的(在垂直于层A)或B)的表面的方向上)。层C)可以具有1-500 nm、特别是100-400 nm，例如300 nm的厚度。各分层可以相同或不同地具有5-500 nm、特别是10-100 nm，例如10-60 nm的厚度。层C)或其各分层可以部分或总共具有IO15 -1O21 cm_3的P-或η-掺杂质浓度，但是也可以不掺杂。层C)或其(相同或不同的)分层优选具有下列组成之一:y = Lx = Z=U = O,V = 1- w或X = z=0，y = 1- u，v + w = I。实例是 AlPvSbjP AlyInuP 或 AlyInuPvSbw。特别推荐最后提到的层在另外包含AlyInuP的分层内作为倒数第二分层,称为上覆盖的下层(overlying nextlayer)。此倒数第二分层例如可以具有w = 0.08和v = 0.92。
[0027]通常，层D)具有1- 150 nm的厚度和/或是不掺杂的和/或具有IO15 -1O21 cm—3的P-或η-掺杂质浓度。它可以由单独层或多个(相同或不同的)分层、特别是1- 10层、优选2 - 5层，例如2层形成。各分层的层厚度可以是在1-150 nm，例如5-100 nm的范围内。层D)或其(相同的或不同的)分层优选具有下列组成之一:x = O - 0.1,y = 0.9 -1,V = O - 0.7, w = 0.3 -1, z = u = t = O 或 u = I, w = O - 0.5, v = 0.5 -1, t = O-0.l,x = y = z = 0nJcy = l,v = 0-0.7,w = 0.3-l,t = 0-0.Lx = Z= U = O或 u = 0.9 -1, χ = 0_0.I, ν = 0.5 -1, w = 0_0.5, y = z = t = 0。
[0028]层E)或其分层(例如2至5层)可以具有5 - 200 nm、特别是10 - 100 nm或10 - 50 nm的厚度。可以提供I至10层、优选为2至5层，例如2层的分层，其具有相同或不同的组成和/或分层厚度(分层的厚度:5 - 200 nm)。该层或其分层可以是未掺杂的和/或具有IO15 -1O21 cm_3的P-或η-掺杂质浓度。层Ε)或它的(相同或不同的)分层优选可以具有以下组成之一:y = I, V = 0.2 - 0.5, w = 0.5 - 0.8, X = ζ = u = t = r= 0j|^y = l,w = 0.4-0.8,r = 0.2-0.6,x = z= u = v = t = 0o
[0029]如果提供的话，可以用元素31、1^、5、211、1%、86和/或(:进行掺杂。用于下述方法中的惨杂剂例如有二乙基締、二甲基锋、二乙基锋、二叔丁基甲硅烷、甲硅烷、二叔丁基硫醚、双环戊二烯基镁或四溴甲烷。
[0030]本发明还包括制造根据权利要求1至`15之一的单片集成半导体结构的方法，其中任选层B)在层A)上外延生长，层C)在`层A)或B)上外延生长，任选层D)和/或E)在层
C)上外延生长，层F)在层C)或D)或E)上外延生长。层A)、B)、C)、D)、E)和/或F)的一层或数层可以是P-掺杂或η-掺杂，但也可以特别是未掺杂的。
[0031]特别地，根据本发明的方法可以包括以下步骤:将含层Α)的衬底置于外延装置中，特别是金属-有机气相外延(MOVPE)装置中，根据给定的层A)、B)、C)、D)和E)、如果可以施加还有F)、或其分层的组成，以规定浓度将载气(优选氮气或氢气)加载离析物，将已加载的载气引导到衬底表面之上，在层C)和D)或其分层的情况下，将所述衬底加热至300°C至800°C、尤其是400°C至625°C的温度范围，在层E)或其分层的情况下，将所述衬底加热至525°C至725°C的温度范围，或者将已加载的载气引导到衬底上的最上层表面上暴露规定的时间，其中相互调整离析物的总浓度和暴露时间，使得在衬底的表面上或衬底的最上层表面上外延形成具有给定层厚度的半导体层。
[0032]层C)可以在分层中生长，并且在两个分层生长之间和/或在最后的分层生长之后可以将衬底焙烧至550°C至750°C、特别是600°C至725°C。
[0033]作为离析物可以使用:C1_C5三烷基镓，特别是三乙基镓(Ga(C2H5)3)、三叔丁基镓和/或三甲基镓(Ga(CH3)3)作为Ga离析物，乙硼烷(B2H6)或C1-C5三烷基甲硼烷，特别是三乙基甲硼烷(B(C2H5)3)和三叔丁基甲硼烷和/或硼烷-胺加合物如二甲基氨基甲硼烷作为B离析物，铝烷-胺加合物如二甲基乙基胺铝烷或C1-C5三烷基铝，特别是三甲基铝(Al(CH3)3)和三叔丁基铝作为Al离析物，C1-C5三烷基铟，特别是三甲基铟(In(CH3)3)作为In离析物，磷化氢(PH3)和/或C1-C5烷基膦，特别是叔丁基膦(TBP) (t-(C4H9)-PH2)作为P离析物，砷化氢(AsH3)和/或C1-C5烷基胂，特别是叔丁基胂(TBAs) (t-(C4H9)-AsH2)和/或三甲基胂(As(CH3)3)作为As离析物，C1-C5三烷基锑，特别是三乙基锑(Sb(C2H5)3)和/或三甲基锑(Sb(CH3)3)作为Sb离析物，氨(NH3)、单(C1-C8)烷基肼，特别是叔丁基肼(t-(C4H9) NH2)和 / 或 1，1- 二 (C1-C5)烷基肼，特别是 I, 1- 二 甲基肼((CH3)2-N-NH2)作为N离析物，其中C3-C5烷基可以是直链的或支链的。
[0034]用于掺杂的离析物有:二乙基碲(DETe)、二甲基锌(DMZn)、二乙基锌(DEZn)、二叔丁基甲硅烷(DitButSi)、甲硅烷、二叔丁基硫醚、双环戊二烯基镁、四溴甲烷。
[0035]载气和离析物的总压力可以在10至1000 hPa、特别是50至500 hPa范围内，其中离析物的分压总和与载气的分压的比例在I X 10E-6至0.5，且其中沉积速率为0.01至10μ m/h、特别是 0.05 至 5 μ m/h。
[0036]因此本发明还包括一种新的外延生长方法，其中金属-有机第V族起始物的使用使得可以使用极低的沉积温度。为了能够在非常薄的缓冲层内实现晶格失配，低的晶体生长温度特别重要。由于这些金属-有机第V族前体(如TBAs和TBP)在室温下是液态，因此制造过程中的处理比通常使用气态且高毒性的起始物砷化氢/胂和磷化氢/膦基本上更安全。而且，由于废气原料系统中的寄生沉积物显著减少，可以减少外延机器的维护时间。总之，这种新颖的外延生长方法由此在大规模生产中提供了显著的经济优势。
[0037]最后，本发明涉及根据本发明的半导体结构用于在硅衬底上制造第III/V族半导体组件(如第III/V族通道晶体管)的用途，其中晶体管的第III/V族通道优选形成层F)且是外延生长，还涉及可由根据本发明的权利要求之一的方法得到的半导体结构。
[0038]关于根据本发明的半导体结构的解释也可以以类似的方式用于该方法，反之亦然。
[0039]一个独立的重点还在于:根据权利要求的层C)、D)和E)的结合用作缓冲层，且这与根据权利要求的其它层的特征无关。
[0040]下面，参考执行的非限制性实施例更详细地说明本发明。
[0041]实施例1.1:层C)，第一变型
在此实施例和下面所有的实施例中，使用由Aixtron得到的CCS (close coupleshowerhead)) Crius MOVPE 系统。
[0042]使用的模板由(001)精确取向的硅衬底上的60 nm厚的GaP层组成。在第一步中，在叔丁基膦(TBP)稳定作用下将模板在675°C下焙烧5分钟。反应器压力是100 mbar，总流速为48 Ι/min和TBP流速为IE-3 mol/min。反应器压力和总流速在整个过程中保持不变。
[0043]在下面的步骤中，将用于松弛层(层C))生长的晶片温度降低到500°C，调节用于析出AlPSb的Al、P和Sb的摩尔流速。生长模式可以是连续的，优选借助流速调节外延(FME)或者借助原子层沉积(ALD)。相应地，调节三甲基铝(TMAl)的摩尔流速，使得每秒一个单层的Al占据衬底表面。(TESb + TBP)/TMAl比例(TESb =三乙基锑)是20，而调节TESb /(TBP + TESb)比例，使得在每一层中都实现第V族元素的所需要的组成。
[0044]总之，第一层组(松弛层)由6个单独的层组成。所述单独层的厚度都为50 nm。每层都以FME模式沉积，然后进行焙烧步骤。焙烧后，将晶片温度再次降到500°C，并激活摩尔流速用于下一步析出。焙烧在TBP稳定作用下进行，而前体TESb仅在反应器中能够用于析出。焙烧在675°C的温度下进行I分钟。
[0045]该六个单独的AlSbP层具有下列Sb浓度:
1)15%
2)30%
3)45%
4)60%
5)68%
6)60%
在最后的焙烧步骤后，松弛层的析出完成。特别地，该方法参数如下:
总气体流速48 Ι/min,反应器压力100 mbar,晶片温度500°C，焙烧温度675°C和焙烧时间Imin。
[0046]实施例1.2:层C)，第二变型
在此实施例和下面所有的实施例中，使用由Aixtron得到的CCS Crius MOVPE系统。
[0047]使用的模板由(001)精确取向的硅衬底上的60 nm厚的GaP层组成。在第一步中，在叔丁基膦(TBP)稳定作用下将模板在675°C下焙烧5分钟。反应器压力是100 mbar，总流速为48 Ι/min和TBP流速为IE-3 mol/min。反应器压力和总流速在整个过程中保持不变。
[0048]在下面的步骤中，将用于松弛层(层C))生长的晶片温度降到500°C，调节用于析出AlPSb的A1、P和Sb的摩尔流速。生长模式可以是连续的，优选借助流速调节外延(FME)或借助原子层沉积(ALD)。相应地，调节三甲基铝(TMAl)的摩尔流速，使得每秒一个单层的Al占据衬底表面。(TESb + TBP) /TMAl比例(TESb =三乙基锑)是20，而调节TESb /(TBP + TESb)比例，使得在每一层中都实现第V族元素的所需要的组成。
[0049]总之，第一层组(松弛层)由5个单独的层组成。所有的三元单独层都是50 nm厚，仅选择二元的单独层AlSb的厚度使得焙烧导致的部分松弛达到所需的η-通道层半导体材料的晶格常数。这意味着在此实施例中，该AlSb层不是完全松弛，仍然具有小于AlSb但是与η-通道层相同的晶格常数。每一层都以FME模式沉积，然后进行焙烧步骤。焙烧后，将晶片温度再次降到500°C，并激活摩尔流速用于下一步析出。焙烧在TBP稳定作用下进行，而前体TESb仅在反应器中能够用于析出。焙烧在675°C温度下进行lmin。
[0050]该六个单独的AlSbP层具有下列Sb浓度:
1)25%
2)50%
3)75%
4)100%
5)60%
在最后的焙烧步骤后，松弛层的析出完成。特别地，该方法参数如下:总气体流速48 1/min,反应器压力100 mbar,晶片温度500°C，焙烧温度675°C和焙烧时间lmin。
[0051]实施例1.3:层C)，第三变型
在此实施例和下面所有的实施例中，使用由Aixtron得到的CCS Crius MOVPE系统。
[0052]使用的模板由(001)精确取向的硅衬底上的60 nm厚的GaP层组成。在第一步中，在叔丁基膦(TBP)稳定作用下将模板在675°C下焙烧5分钟。反应器压力是100 mbar，总流速为48 Ι/min和TBP流速为IE-3 mol/min。反应器压力和总流速在整个过程中保持不变。[0053]在下面的步骤中，将用于松弛层(层C))生长的晶片温度降至500°C，调节用于析出AlInPSb的Al、In、P(或Sb)的摩尔流速。生长模式可以是连续的，优选借助流速调节外延(FME)或借助原子层沉积(ALD)。相应地，调整第III族(这里为TMAl和三甲基铟(TMIn))摩尔流速总量，使得每秒一个单层的第III族元素占据衬底表面。调整TMAl/ (TMA1+ TMIn)比例和TESb/(TBP + TESb)比例，使得在每一层中都实现第III族和第V族元素的所需的组成。
[0054]总之，第一层组(松弛层)由6个单独的层组成。所述单独层的厚度都为50 nm。每一层都以FME模式沉积，然后进行焙烧步骤。焙烧后，将晶片温度再次降到500°C，并激活摩尔流速用于下一步析出。焙烧在TBP稳定作用下进行，而前体TESb仅在反应器中能够用于析出。焙烧在650°C温度下进行lmin。
[0055]该六个单独的AlInP层具有下列In浓度:
1)25%
2)50%
3)75%
4)100%
5)100%，其中在该层中还置入了 Sb(w = 0.08, V = 0.92)
6)100%
在最后的焙烧步骤后，松弛层的析出完成。特别地，该方法参数如下:
总气体流速48 Ι/min,反应器压力100 mbar,晶片温度500°C，焙烧温度675°C和焙烧时间lmin。
[0056]实施例2.1:层D，第一变型
为了失配位错阻挡层的生长，将晶片温度调节到575°C。在575°C下将该TMAl摩尔流速调整为2 μ m/h的连续生长模式(正态析出)。此外，调整TEB流速使得置入2%的硼。
[0057]该失配位错阻挡层由2层组成，它们在无生长间断或焙烧步骤下连续沉积。该组成(分别相对于100%的第III族或第V族元素的百分比)和层厚度如下:
1)50 nm, B 2% Al 98% P 40% Sb 60%
2)50 nm, B 2% Al 98% P 34.1% Sb 65.9%
生长速率为2 μ m/h (正态模式)，总气体流速48 1/min，反应器压力100 mbar，和晶片温度575°C。层I)朝向层C)。
[0058]实施例2.2:层D，第二变型
2.2中的程序与实施例2.1相似。失配位错阻挡层由2层组成，它们在无生长间断或焙烧步骤下连续沉积。在此实施例中，第III族原子仅由铟组成。替代TEB，调整1，1_ 二甲基肼流速(UDMHy)使得在第V族一侧置入2%的氮。
[0059]该组成和层厚如下:
1)50 nm,N 2% P 98% In 100%
2)50 nm, N 2% Sb 5.9% P 92.1% In 100%
层I)朝向层C)。
[0060]实施例3.1:层E)，第一变型
最后的层组(缓冲层)由厚度为50 nm的三元AlPSb层组成。生长温度、反应器压力和流速设定与用于失配位错阻挡层析出的参数相同。100%A1、40%P和60% Sb的组成产生用于η通道层集成的特定的晶格常数。设定如同实施例2.1，但生长速率是I μπι/h。
[0061]实施例3.2:层Ε)，第二变型
在此最后的层组(缓冲层)由作为朝向层D)的分层的、厚度为10 nm的、根据实施例
3.1的三元AlPSb层和组成为AlAsa56Sba4J^ 40 nm厚的分层组成。生长温度、反应器压力和流速设定与用于 失配位错阻挡层析出的参数相同，但是生长速率为I μ m/h。
【权利要求】
1.单片集成半导体结构，包括下面的层结构； A)基于掺杂的或未掺杂的Si的载体层， B)任选地具有组成BxAlyGazNtPv 的层，其中 X = O - 0.1，y = O -1, z = 0-l, t=O - 0.1 和 V = 0.9 -1, C)具有组成BxAlyGazInuPvSbw 的松弛层，其中 X = O- 0.1，y = O -1, ζ = 0-1,u = 0-l, V = O-1和w = 0-1,其中w和/或u在朝向层A )或B )的一侧小于、等于或大于其在背离层A)或B)的一侧，并且在松弛层内可变或恒定不变，其中V = 1-W和/或 y = l- u- x-z, D)任选地用于阻挡失配位错的层，其具有组成BxAlyGazInuPvSbwNt，其中X= 0-0.1，y = O -1, z = 0-l, u = 0-l, v = 0-l, w = 0_l 和 t = 0_0.1， E)任选地用于异质偏移的层，其具有组成BxAlyGazInuPvSbwNtAi^，其中X= 0-0.1，y= 0-1, z=0-l, u = 0-l, v = 0-l, w = 0-l, t = 0_0.1 和 r = 0_l,和 F)任意的、优选第III/ V族的半导体材料或几种不同的任意半导体材料的组合， 其中所有第III族元素的上述化学计量指数的总和始终为1，且其中所有第V族元素的上述化学计量指数的总和也始终为I。
2.根据权利要求1的半导体结构，其中选择层C)、D)和E)的组成使得层D)和/或E)之一和/或层C)背离层A)或 B) —侧的晶格常数基本上与层F)的晶格常数相当。
3.根据权利要求1或2的半导体结构，其中在朝向层B)或C)一侧上的层A)是Si单晶的Si 001面。
4.根据权利要求1到3之一的半导体结构，其中层B)具有20- 100 nm的厚度和/或IXlO15 -1XlO21 cm_3 的 P-或 η-掺杂质浓度。
5.根据权利要求1到4之一的半导体结构，其中层B)具有下列组成之一: z = v = l, x = y = t = 0 或
y = V = I, x = z = t = 0 或
x = 0.01 - 0.1, y = 0.90 - 0.99, z = t = O, v = l 或
x = 0.01 - 0.1, z = 0.90 - 0.99, y = t = O, v = l 或
t = 0.01 - 0.1, V = 0.90 - 0.99, y = x = O, z = I。
6.根据权利要求1到5之一的半导体结构，其中在层C)中w和/或u在朝向层A)或B)的一侧小于其在背离层A)或B)的一侧，且在垂直于层C)的主面的位置坐标方向上有最大值，其中w和/或u在该最大值处任选地可以大于其在背离层A)或B) —侧。
7.根据权利要求1到6之一的半导体结构，其中层C)由多个分层、特别是1-30层、优选2-10层形成，其中w和/或u在分层内可变或恒定不变。
8.根据权利要求1到7之一的半导体结构，其中层C)具有1- 500nm、特别是100 -400nm的厚度，和/或是未掺杂的或具有I X IO15 -1 X IO21 cm_3的p-或η-掺杂质浓度。
9.根据权利要求1到8之一的半导体结构，其中层C)或其分层具有下列组成之一: y = I, x = z=u = 0, v = l- w 或
x = z = 0，y = 1- Uj V + w = 10
10.根据权利要求1到9之一的半导体结构，其中层D)具有1- 150 nm的厚度和/或是未掺杂的和/或具有I X IO15 -1 X IO21 cm_3的P-或η-掺杂质浓度。
11.根据权利要求1到10之一的半导体结构，其中层D)由单独的层或多个分层、特别是1- 10层、优选2 - 5层形成。
12.根据权利要求1到11之一的半导体结构，其中层D)或其分层具有下列组成之一: χ = 0- 0.1，y = 0.9 -1, v = 0- 0.7，w = 0.3 -1, z=u = t = 0 或
u = l, w = 0- 0.5，V = 0.5_1，t = O - 0.1, x = y = z = 0 或
y = I, v = 0- 0.7, w = 0.3 -1, t = O - 0.1, x = z= u = 0 或
u = 0.9 -1, x = 0- 0.1, V = 0.5 -1, w = O - 0.5, y = z = t = 0。
13.根据权利要求1到12之一的半导体结构，其中层E)具有5- 200nm、特别是10 -1OOnm的厚度，和/或是未掺杂的和/或具有IXlO15 -1XlO21 cnT3的p-或η-掺杂质浓度。
14.根据权利要求1到13之一的半导体结构，其中层Ε)由单独的层或多个分层、特别是1_10层、优选2_5层形成。
15.根据权利要求1到14之一的半导体结构，其中层Ε)具有下列组成之一: y = I, V = 0.2 - 0.5, w = 0.5 - 0.8, x = z= u = t = r = 0 或
y = I, w = 0.4 - 0.8, r = 0.2 - 0.6, x = z= u = v = t = 0o
16.用于制造根据权利要求1到15之一的单片集成半导体结构的方法，其中任选地层B)在层A)上外延生长，层C)在层A)或B)上外延生长，任选地层D)和/或E)在层C)上外延生长，层F)在层C)或D)或·E)上外延生长。
17.根据权利要求16的方法，其中层A)、B)、C)、D)、E)和/或F)的一层或数层是P掺杂的或η掺杂的。
18.根据权利要求16或17的方法，包括下列步骤: 将含有层Α)的衬底置于外延装置中，特别是金属-有机气相外延(MOVPE)装置中，根据层A)、B)、C)、D)和E)、如果可以施加还有F)、或其分层的给定组成以规定的浓度将载气加载上离析物， 将已加载的载气引导到衬底表面之上，在层C)和D)或其分层的情况下，将所述衬底加热至300°C至80(TC、尤其是400°C至625°C，在层E)或其分层的情况下，将所述衬底加热至525°C至725°C，或者将已加载的载气引导到衬底上的最上层的表面上暴露规定的时间，其中相互调整离析物的总浓度和暴露时间，使得在衬底表面上或衬底上的最上层的表面上外延形成具有给定层厚度的半导体层，其中外延生长模式可以是连续的，优选借助流速调节外延(FME )或者借助原子层沉积(ALD)。
19.根据权利要求18的方法，其中层C)在分层中生长，并且其中在两个分层生长之间和/或在最后分层的生长之后在550°C - 750°C、特别是600°C - 725°C下焙烧衬底。
20.根据权利要求18或19的方法，其中作为用于层构造的离析物使用: C1-C5三烷基镓，特别是三乙基镓(Ga(C2H5)3)、三叔丁基镓和/或三甲基镓(Ga(CH3)3)作为Ga离析物， 乙硼烷(B2H6)或C1-C5三烷基甲硼烷，特别是三叔丁基甲硼烷和三乙基甲硼烷(B(C2H5)3)和/或硼烷-胺加合物如二甲基氨基甲硼烷作为B离析物，铝烷-胺加合物或C1-C5三烷基铝，特别是三甲基铝(Al (CH3) 3)、三叔丁基铝和/或二甲基乙基胺铝烷作为Al离析物， C1-C5三烷基铟，特别是三甲基铟(In(CH3)3)作为In离析物， 磷化氢(PH3)和/或C1-C5烷基膦，特别是叔丁基膦(t-(C4H9)-PH2)作为P离析物，砷化氢(AsH3)和/或C1-C5烷基胂和/或三甲基胂(As(CH3)3)，特别是叔丁基胂(t-(C4H9) -AsH2)作为 As 尚析物， C1-C5三烷基锑，特别是三乙基锑(Sb (C2H5) 3)和/或三甲基锑(Sb (CH3) 3)作为Sb离析物， 氨(NH3)，单(C1-C8)烷基肼，特别是叔丁基肼(t-(C4H9) NH2)和 / 或 1，1- 二 (C1-C5)烷基肼，特别是1，1- 二甲基肼((CH3)2-N-NH2)作为N离析物， 其中所述C3-C5烷基可以是直链的或支链的，和 其中作为用于掺杂各层的离析物使用:二乙基碲(DETe)、二甲基锌(DMZn)、二乙基锌(DEZn)、二叔丁基甲硅烷(DitButSi)、甲硅烷、二叔丁基硫醚、双环戊二烯基镁、四溴甲烷。
21.根据权利要求18到20之一的方法，其中载气和离析物的总压力在10-1000hPa、特别是50-500 hPa范围内，其中离析物的分压总和与载气的分压比例在IX 10E-6至0.5，和其中沉积速率为0.01-10 μ m/h、特别是0.05-5 μ m/h。
22.根据权利要求1到15之一的半导体结构用于在硅衬底上制造第III/V族通道晶体管或其它基于第ΙΙΙΛ族的组件如激光器、发光二极管、检测器和太阳能电池的用途。
23.通过根据权利要求16到2`1之一的方法能够得到的半导体结构。
【文档编号】H01L21/02GK103828020SQ201280034442
【公开日】2014年5月28日 申请日期:2012年4月25日 优先权日:2011年7月12日
【发明者】B.库纳特 申请人:纳斯普Iii/V有限责任公司