半导体器件及其制造方法以及封装后的半导体器件的制作方法
【专利摘要】本文公开了半导体器件、其制造方法以及封装后的半导体器件。在一个实施例中，一种制造半导体器件的方法包括：在衬底上方形成多个接触焊盘，以及在多个接触焊盘和衬底的上方形成绝缘材料。图案化绝缘材料以在多个接触焊盘中的每一个接触焊盘的上方形成开口，并且清洁多个接触焊盘。该方法包括在多个接触焊盘上方以及在部分绝缘材料上方形成球下金属化(UBM)结构。清洁多个接触焊盘使多个接触焊盘中的每一个接触焊盘的顶面凹陷。
【专利说明】半导体器件及其制造方法以及封装后的半导体器件
【技术领域】
[0001]本发明涉及半导体器件及其制造方法以及封装后的半导体器件。
【背景技术】
[0002]半导体器件用于各种电子应用中，举例来说，诸如个人电脑、手机、数码相机以及其他电子设备。通常通过在半导体衬底上方相继沉积材料的绝缘或者介电层、导电层以及半导体层然后使用光刻图案化各种材料层以在其上形成电路部件和元件来制造半导体器件。
[0003]半导体产业通过不断减小最小部件尺寸，从而不断提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多的部件被集成到给定的面积中。在一些应用中，这些更小的电子部件还需要比过去的封装件利用更少面积的更小封装件。
[0004]已经开发的一种用于半导体器件的更小型封装类型是晶圆级封装(WLP)，其中集成电路管芯被封装在封装件中，该封装件通常包括用于扇出集成电路管芯的接触焊盘的引线的再分配层(RDL)，从而以比管芯的接触焊盘更大的间距形成电接触件。倒装芯片封装是常用于封装集成电路管芯的WLP的一种类型。
【发明内容】
[0005]为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种制造半导体器件的方法，所述方法包括:在衬底上方形成多个接触焊盘；在所述多个接触焊盘和所述衬底上方形成绝缘材料；图案化所述绝缘材料以在所述多个接触焊盘中的每一个接触焊盘的上方形成开口 ；清洁所述多个接触焊盘；以及在所述多个接触焊盘上方以及在部分所述绝缘材料的上方形成球下金属化(UBM)结构，其中清洁所述多个接触焊盘使所述多个接触焊盘中的每一个接触焊盘的顶面凹陷。
[0006]在所述的方法中，形成所述绝缘材料包括形成厚度为约3 μ m至约10 μ m的绝缘材料。
[0007]在所述的方法中，清洁所述多个接触焊盘包括用酸性溶液清洁所述多个接触焊盘。在一个实施例中，用所述酸性溶液清洁所述多个接触焊盘包括用氢氟酸或者磷酸清洁所述多个接触焊盘。在更进一步的实施例中，用所述氢氟酸清洁所述多个接触焊盘包括使用浓度为约0.1%至约10%的稀氢氟酸；或者，用所述磷酸清洁所述多个接触焊盘包括使用浓度为约1%至约50%的稀磷酸。
[0008]在所述的方法中，清洁所述多个接触焊盘使所述多个接触焊盘中的每一个接触焊盘的顶面凹陷约400埃以上。
[0009]在所述的方法中，形成所述绝缘材料包括形成聚合物，并且其中，所述方法进一步包括在图案化所述绝缘材料之后在约300至400摄氏度的温度下对所述聚合物固化约I至2小时。
[0010]根据本发明的另一方面，提供了一种半导体器件，包括:衬底；多个接触焊盘，设置在所述衬底上方，所述多个接触焊盘中的每一个接触焊盘都包括顶面，所述多个接触焊盘中的每一个接触焊盘的顶面都包括凹陷部分和非凹陷部分；绝缘材料，设置在所述衬底和所述多个接触焊盘中的每一个接触焊盘的顶面的非凹陷部分的上方；以及球下金属化(UBM)结构，设置在所述多个接触焊盘中的每一个接触焊盘的顶面的凹陷部分上方以及部分所述绝缘材料的上方。
[0011]在所述的半导体器件中，所述绝缘材料包括位于所述多个接触焊盘中的每一个接触焊盘的顶面的凹陷部分上方的开口。在一个实施例中，从所述半导体器件的顶部向下观察，每一个所述开口的宽度为约ΙΟΟμπι以下。在另一个实施例中，从所述半导体器件的顶部向下观察，每一个所述开口都具有圆形、椭圆形或者多边形的形状。
[0012]在所述的半导体器件中，所述绝缘材料的厚度为约3至10 μ m。
[0013]在所述的半导体器件中，所述UBM结构包括多层，并且所述多层包括选自基本上由 Ti/Cu、TiN/Cu、TaN/Cu、TiW/Cu、Ti/NiV/Cu、Ti/NiSi/Cu、Al/NiV/Cu、Al/NiSi/Cu 和它们的组合所组成的组的材料堆叠层。
[0014]在所述的半导体器件中，所述UBM结构的厚度为约100至10，000埃。
[0015]根据本发明的又一方面，提供了一种半导体器件，包括:衬底；多个接触焊盘，接近所述衬底的顶面设置，所述多个接触焊盘中的每一个接触焊盘都包括具有凹陷部分的顶面；绝缘材料，设置在所述衬底上方以及设置在所述多个接触焊盘中的每一个接触焊盘的非凹陷部分上方；球下金属化(UBM)结构，设置在所述多个接触焊盘中的每一个接触焊盘的凹陷部分上方和部分所述绝缘材料的上方；以及导电凸块，连接至位于所述多个接触焊盘中的每一个接触焊盘上方的UBM结构。
[0016]在所述的半导体器件中，所述导电凸块包括铜凸块；其中所述导电凸块包括具有覆盖层的铜凸块，所述覆盖层设置在所述铜凸块上，并且其中所述覆盖层包含选自基本上由Sn、N1、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn/Pb、Au、Ag、Pd和它们的组合所组成的组的材料；或者其中所述导电凸块包括焊料凸块，并且其中所述焊料凸块包含选自基本上由Sn、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn/Pb、Au、Ag、Pd和它们的组合所组成的组的材料。
[0017]在所述的半导体器件中，所述导电凸块中的每一个导电凸块都包括设置在所述导电凸块的表面上的金属氧化物层。
[0018]在所述的半导体器件中，所述导电凸块中的每一个导电凸块与邻近的导电凸块间隔开约150 μ m以下。
[0019]根据本发明的又一方面，还提供了一种包括上面所述的半导体器件的封装后的半导体器件，其中，所述衬底包括封装衬底，所述半导体器件包括封装器件，并且所述封装后的半导体器件包括与所述封装器件的导电凸块连接的集成电路管芯。
[0020]根据本发明的又一方面，还提供了一种包括根据上面所述的半导体器件的封装后的半导体器件，其中，所述衬底包括集成电路管芯，并且所述封装后的半导体器件包括与所述半导体器件的导电凸块连接的封装器件。
【专利附图】
【附图说明】
[0021]为更充分地理解本发明及其优点，现在将结合附图作出的以下描述作为参照，其中:[0022]图1至图10是示出根据本发明的一些实施例的在各个阶段制造半导体器件的方法的截面图；
[0023]图11是示出根据一些实施例的与图10所示的半导体器件的球下金属化(UBM)结构连接的导电凸块的截面图；
[0024]图12是根据一些实施例的包括图10所示的半导体器件的封装后的半导体器件的截面图；
[0025]图13至图19是根据一些实施例示出制造半导体器件的方法的截面图；以及
[0026]图20是根据一些实施例制造半导体器件的方法的流程图。
[0027]除非另有说明，不同附图中的相应标号和符号通常是指相应的部件。绘制附图是为了清晰地示出实施例的相关方面并且附图不必按比例绘制。
【具体实施方式】
[0028]在下面详细讨论本发明的一些实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是制造和使用本发明的示例性具体方式，而不用于限制本发明的范围。
[0029]本发明的一些实施例涉及用于半导体器件的封装器件和方法。其他实施例涉及半导体器件及其制造方法。本文将描述新颖的半导体器件、其制造方法以及封装后的半导体器件。
[0030]图1至图10是示出根据本发明的一些实施例制造半导体器件140(未在图1中示出，完整的半导体器件140在图10中示出)的方法的截面图。首先参照图1，示出衬底100的截面图。在一些实施例中，衬底100包括硅中介衬底。在其他实施例中，衬底100包括在其上形成的具有有源电路的集成电路。有源电路可以包括多个器件，诸如晶体管、二极管、电阻器、电容器、电感器以及在其整个表面上形成的其他元件。可选地，衬底100可以包括其他材料和类型的衬底。衬底100可以包括在其中形成的包含导电材料的多个衬底通孔(TSV)(未示出)，其为半导体器件140提供垂直电连接。在一些实施例中，衬底100不包括TSV0在一些实施例中，衬底100包括半导体晶圆或者半导体晶圆的一部分。在衬底100的整个表面上将形成多个半导体器件140，随后在封装半导体器件140或者半导体器件140用作封装器件之前或者之后分割(singulate)衬底100。在图1至图12所示的实施例中，半导体器件140包括封装器件，其包括含有封装衬底的衬底100。
[0031]衬底100包括接近其顶面设置的导电材料层102。导电材料层102包括在绝缘材料(未示出)内形成的多个导电部件104。在图1至图10中仅示出一个导电部件104 ;然而，根据一些实施例，衬底100的整个表面上在导电材料层102内形成多个导电部件104。导电部件104包括例如Cu、Cu合金、其他导电材料或者它们的组合和/或它们的多层。在一些实施例中，导电部件104包括用于半导体器件140的再分配层(RDL)的至少一部分。例如，RDL可以包括用于半导体器件140的水平连接。可选地，在其他实施例中，衬底100可以不包括RDL。例如，在一些实施例中，导电材料层102包括衬底100的上部金属化层。
[0032]在图1中还示出，在衬底100上方形成接触焊盘材料106。在一些实施例中，接触焊盘材料106包括铝或铝合金。可选地，接触焊盘材料106可以包括其他材料。在一些实施例中，接触焊盘材料106的厚度为约10，000埃(A )至约30，000埃。可选地，接触焊盘材料106可以包括其他尺寸。
[0033]如图1、图2和图3所示，使用光刻图案化接触焊盘材料106以形成接触焊盘106。本发明示出了可以用于图案化接触焊盘材料106的光刻工艺的一个实例。如图1所示，在接触焊盘材料106上方形成或者沉积光刻胶108。使用光刻通过将部分光刻胶108暴露于从其上具有所需图案的光刻掩模反射的或者由该光刻掩模传输的光或能量来图案化光刻胶108。对暴露或者未暴露部分进行显影(取决于光刻胶108是正性还是负性)，然后将其蚀刻或灰化掉，留下图2中所示的图案化的光刻胶108。如图3所示，然后将图案化的光刻胶108用作蚀刻掩模，同时使用蚀刻工艺将部分接触焊盘材料106蚀刻掉，留下形成在衬底100上方的接触焊盘106。在一些实施例中，由于蚀刻工艺化学物质和/或接触焊盘106的材料的特性，接触焊盘106的侧壁可以是如图3所示的底部向外的楔形。可选地，接触焊盘106的侧壁可以是基本上垂直或者蚀刻不足的(未示出)。 [0034]如图4所示，去除光刻胶108。在一些实施例中，接触焊盘106直接形成在或至少部分地形成在衬底100的导电材料层102中的导电部件104的上方。在图4中还示出，然后在接触焊盘106和衬底100的暴露部分上方形成绝缘材料114。在一些实施例中，绝缘材料114包括第一绝缘材料110和设置在第一绝缘材料110上方的第二绝缘材料112。在一些实施例中，第一绝缘材料110包括厚度为约5，000埃至约15，000埃的钝化层。可选地，第一绝缘材料110可以包括其他尺寸。作为实例，第一绝缘材料110可以包括SiN、SiO、其他绝缘体或者它们的组合或多层。可选地,第一绝缘材料110可以包括其他材料。
[0035]在一些实施例中，第二绝缘材料112包括聚合物。作为实例，第二绝缘材料112包括聚酰亚胺、其他聚合物介电材料、其他绝缘体或它们的组合或多层。可选地，第二绝缘材料112可以包括其他材料。在一些实施例中，第二绝缘材料112的厚度为约3μπι至约ΙΟμ--ο在其他实施例中，第二绝缘材料112的厚度为约4μπ?至约8μπ?。可选地，第二绝缘材料112可以包括其他尺寸。在一些实施例中，作为另一实例，绝缘材料114包括由对于第一绝缘材料110和/或第二绝缘材料112所述的一种或多种材料组成的材料单层。
[0036]然后使用光刻通过如图4所示在绝缘材料114上方形成光刻胶116，如图5所示图案化光刻胶116，然后如图6所示在绝缘材料114的蚀刻工艺期间使用光刻胶116作为蚀刻掩模，去除部分绝缘材料114以在每个接触焊盘106上方形成开口 118来图案化绝缘材料114。然后如图7所示，去除光刻胶116。在一些实施例中，例如在绝缘材料114包括感光材料的实施例中，使用直接图案化方法而不是使用光刻胶116来图案化绝缘材料114。例如，在这些实施例中，将绝缘材料114曝光并且显影来图案化绝缘材料114。
[0037]在一些实施例中，在图案化绝缘材料114之后，在约300至400摄氏度的温度下使绝缘材料114固化约I至2小时。例如，在绝缘材料114包括含有聚合物的第二绝缘材料112的实施例中，固化工艺固化并硬化第二绝缘材料112。在其他实施例中，在用于半导体器件140的制造工艺中不包括固化工艺。
[0038]如图7所示，用于绝缘材料114的图案化工艺从接触焊盘106顶面的一部分上方去除绝缘材料114，暴露出接触焊盘106的顶面。在一些实施例中，在衬底100的整个表面上形成的每一接触焊盘106的顶面上方形成绝缘材料114中的开口 118。在一些实施例中，在半导体器件140的俯视图中，位于接触焊盘106上方的绝缘材料114中的每一开口 118具有约IOOym或者更小的宽度。作为另一实例，在其他实施例中，在俯视图中开口 118都具有约50μπι或者更小的宽度。作为实例，在一些实施例中，在半导体器件140的俯视图中每一开口 118都具有圆形、椭圆形或者多边形形状。可选地，绝缘材料114中的开口 118可以具有其他尺寸和形状。
[0039]在一些实施例中，在沉积第一绝缘材料110之后，图案化第一绝缘材料110以从接触焊盘106顶面的一部分上方去除第一绝缘材料110。然后在图案化的第一绝缘材料110上方以及在接触焊盘106的暴露部分上方沉积第二绝缘材料112。然后图案化第二绝缘材料112。如图7、图9、图10和图11所示，第一绝缘材料110中的开口可以大于第二绝缘材料112中的开口 118，从而使得开口 118仅形成在第二绝缘材料112中。可选地，如图6和图8的详视图所示，在其他实施例中，开口 118可以形成在第一绝缘材料110和第二绝缘材料112中。
[0040]再次参照图7，根据本发明的一些实施例，接下来对半导体器件140实施清洁工艺120。清洁工艺120清洁接触焊盘106的暴露顶面，准备随后在接触焊盘106和绝缘材料114上方形成球下金属化(UBM)结构。在一些实施例中，虽然清洁工艺120对绝缘材料114没有或者有较小的影响，但是在接触焊盘106的顶面上仍然形成凹槽124(见图8)。
[0041]在一些实施例中，用于接触焊盘106的清洁工艺120包括湿式化学清洁工艺。在其他实施例中，清洁工艺120包括酸性溶液。清洁工艺120的酸性溶液包括氢氟酸或者磷酸，但是还可以使用其他的酸性溶液。作为实例，在一些实施例中，清洁工艺120的酸性溶液可以包括与水合并的浓度为约0.1%至约10%的稀氢氟酸，或者与水合并的浓度为约1%至约50%的稀磷酸。在其他实施例中，可以可选地使用这些酸和其他酸的其他浓度进行清洁工艺120。
[0042]图8是图7的区域122的更详细的截面图，示出了由于清洁工艺120在接触焊盘106的顶面126的一部分上形成的凹槽124。在图8中，从接触焊盘106的边缘部分使位于接触焊盘106的中心部分的接触焊盘106的顶面126’凹陷，接触焊盘106的边缘部分在清洁工艺120之后仍保持接触焊盘106的顶面126的初始水平。接触焊盘106的中心部分的顶面126’包括从接触焊盘106的边缘部分的顶面126凹陷了尺寸为dl的凹槽124。作为实例，在一些实施例中，尺寸dl为约400埃或者更大。作为另一实例，在一些实施例中，尺寸dl为约600埃。可选地，尺寸dl可以包含其他值。
[0043]在附图中，开口 118形成在接触焊盘106顶面的中心部分上方。然而，可选地，由于用于图案化各种材料层的各种光刻工艺的不对准，开口 118可以形成在接触焊盘106顶面的一侧或边缘部分上(未在图中示出)。在一些实施例中，开口 118可以与接触焊盘106顶面的顶边重叠(也未在图中示出)。然而，根据本发明的一些实施例，开口 118形成在接触焊盘106顶面的至少一部分上方，从而通过UBM结构128 (见图10)与接触焊盘106形成电接触。例如，根据一些实施例，通过清洁工艺120使接触焊盘106顶面的暴露部分凹陷了尺寸dl。因此，接触焊盘106在清洁工艺120之后具有顶面126’和126，其包括凹陷部分(例如，具有顶面126’的部分)和未凹陷部分(例如，具有顶面126的部分)。
[0044]接下来，如图9所示，在图案化的绝缘材料114和包含凹槽124 (凹槽124未在图9中示出，见图8)的接触焊盘106的顶面126’的上方形成UBM材料128。在一些实施例中，UBM材料128包括使用溅射工艺形成的金属。UBM材料128包括单材料层或者多层材料层。在一些实施例中，UBM材料128包括多层，其含有由两层或更多材料层构成的材料堆叠层。在一些实施例中，UBM材料128的厚度为约100埃至10，000埃，但是可选地，UBM材料128可以包含其他尺寸。
[0045]作为实例，UBM材料 128 可以包括 Ti/Cu、TiN/Cu、TaN/Cu、TiW/Cu、Ti/NiV/Cu、Ti/NiSi/Cu、Al/NiV/Cu、Al/NiSi/Cu或它们的多层或组合。按照沉积工艺的顺序列出示例材料清单中的每一材料堆叠层。作为一个实例，包含Ti/Cu的UBM材料128包括在绝缘材料114和接触焊盘106上方形成的第一 Ti层，以及在第一 Ti层上方形成的第二 Cu层。作为另一实例，包含Ti/NiV/Cu的UBM材料128包括在绝缘材料114和接触焊盘106上方形成的第一 Ti层；在第一 Ti层上方形成的第二 NiV层；以及在第二 NiV层上方形成的第三Cu层。例如，在一些实施例中，UBM材料128的顶层包含Cu，其是具有低电阻的良好导体。可选地，UBM材料128的顶层可以包含其他材料，并且其他材料系统、组合和多层也可以用于UBM 材料 128。
[0046]如图10所示，使用光刻或者其他类型的图案化工艺对UBM材料128图案化以形成UBM结构128。UBM结构128包括用于形成导电凸块的区域130和包含导线迹线的区域132。作为另一实例，在半导体器件140的一些实施例和/或一些区域中，UBM结构128包括导电凸块形成区域130但不包括迹线区域132。
[0047]图10中示出的半导体器件140包括衬底100、多个接触焊盘106、绝缘材料114以及形成在接触焊盘106上方并且与接触焊盘106电连接的UBM结构128，其中接触焊盘106在其顶面126的一部分上形成有凹槽124(见图8)。
[0048]在一些实施例中，导电凸块134与位于每一接触焊盘106上方的UBM结构128连接，如图11所示。导电凸块134形成在UBM结构128的每一导电凸块形成区域130上。作为实例，导电凸块134可以包括铜、镍、或锡或锡合金、和/或它们的组合，但是可选地，导电凸块134可以包含其他材料。在一些实施例中，导电凸块134可以包括在其表面上设置的金属氧化物层136。作为实例，例如在导电凸块134分别包括铜、镍、或锡或锡合金的实施例中，金属氧化物层136可以包含氧化铜、氧化镍或者氧化锡。例如，金属氧化物层136的厚度可以为约5埃至约1，000埃。可选地，金属氧化物层136可以包含其他材料和尺寸，并且可以不包括金属氧化物层136。
[0049]作为实例，每一导电凸块134可以包括铜凸块，其中在铜凸块上设置有覆盖层138 (未在图11中示出；见图17);焊料凸块；或者其他类型的凸块。例如，导电凸块134可以包括含有铜或铜合金的铜凸块。作为另一实例，在一些实施例中，铜凸块包括铜柱。在一些实施例中，导电凸块134可以包括其上设置有覆盖层138的铜凸块，其中覆盖层138包含诸如Sn、N1、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn/Pb、Au、Ag、Pd或者它们的组合或多层的材料。例如，在一些实施例中，覆盖层138可以包括焊料覆盖层。在一些实施例中，导电凸块134可以包括焊料凸块，其包含诸如Sn、Sn/Ag、Sn/Cu、Sn/Ag/Cu、Sn/Pb、Au，Ag、Pd或者它们的组合或多层的材料。可选地，导电凸块134和覆盖层138可以包含其他材料。
[0050]作为实例，导电凸块134的直径可以为约5 μ m至约150 μ m。可选地,导电凸块134的宽度或直径可以包含其他尺寸。在一些实施例中，每一导电凸块134与邻近的导电凸块134间隔开约150 μ m或者更小。例如，可以以约150 μ m或者更小的间距设置多个导电凸块134。作为实例,可以在包含封装器件和/或集成电路管芯150的半导体器件140的表面上以阵列、一行或多行或者随机模式的方式布置导电凸块134。可选地，半导体器件140的导电凸块134可以间隔开其他尺寸并且可以包括其他配置。
[0051]作为实例，可以使用投球工艺或者其他凸块工艺在UBM结构128上形成导电凸块134。可以可选地使用镀层工艺形成导电凸块134，在本文中将参照图13至图19进一步描述。
[0052]根据一些实施例，半导体器件140包括封装器件。通过将集成电路管芯连接至半导体器件140的导电凸块134，封装器件可以用于封装集成电路管芯。在其他实施例中，半导体器件140包括集成电路管芯。可以使用封装器件通过“翻转”或颠转集成电路管芯并且将半导体器件140的导电凸块134连接至封装器件的顶面来封装集成电路管芯。
[0053]例如，图12是根据一些实施例的包括图10所示的包含封装器件的半导体器件140的封装后的半导体器件160的截面图。包含封装器件的半导体器件140的细节未在图12中示出；关于半导体器件140的详细元件再次参照图8和图11。
[0054]如图12所示，在一些实施例中，提供了集成电路管芯150，并且使用倒装芯片工艺和配置将集成电路管芯150连接至包含封装器件的半导体器件140。可选地，可以使用其他WLP工艺和配置。集成电路管芯150包括可以在包含硅或其他半导体材料的半导体衬底上方形成的半导体电路。集成电路管芯150可以包括有源部件或电路(未示出)，其可以包括晶体管、二极管、电容器、电阻器、电感器和/或其他器件。作为实例，集成电路管芯150可以包括存储器件、逻辑器件或其他类型的电路。
[0055]通过在包含封装器件的半导体器件140上设置的多个导电凸块134将集成电路管芯150连接至包含封装器件的半导体器件140。在共晶材料的熔化温度以上的温度下加热导电凸块134的共晶材料以回流导电凸块134的材料。冷却导电凸块134的共晶材料直至凸块134包含固体导电材料，从而提供集成电路管芯150与包含封装器件的半导体器件140的机械和电气接合。
[0056]可以在集成电路管芯150下方分配底部填充材料152，并且可以在集成电路管芯150、底部填充材料152以及包含封装器件的半导体器件140的暴露部分上方形成模塑料154。作为实例，在一些实施例中，底部填充材料152包括诸如聚酰亚胺的绝缘体，并且模塑料154包括诸如聚酰亚胺、环氧树脂、丙烯酸盐或者娃石的绝缘体。可选地,在一些实施例中，底部填充材料152和模塑料154可以包括其他材料，并且在封装后的半导体器件160上可以不包括底部填充材料152和/或模塑料154。在一些实施例中，可以使用化学机械抛光(CMP)工艺、蚀刻工艺或者它们的组合从集成电路管芯150的顶面上方去除部分模塑料154(未示出)。
[0057]在一些实施例中，将包含焊料或者其他共晶材料的多个导电球156连接至位于包含封装器件的半导体器件140的底面上的接触焊盘(未示出)。例如，可以使用导电球156将封装后的半导体器件160连接至另一封装后的半导体器件、印刷电路板(PCB)或者终端应用中的其他器件。可选地，可以不包括导电球156，并且可以使用其他方法将封装后的半导体器件160连接至另一器件。
[0058]图13至图19是示出了根据其他实施例制造半导体器件140的方法的截面图，其中使用镀工艺形成导电凸块134。接下来参照图13，提供了衬底100，其中衬底100包括集成电路管芯。衬底100的集成电路管芯包括半导体电路，其可以形成在包含硅或其他半导体材料的半导体衬底上方。集成电路管芯可以包括有源部件或者电路(未示出)，其可以包括晶体管、二极管、电容器、电阻器、电感器和/或其他器件。举例来说，集成电路管芯可以包括存储器件、逻辑器件或其他类型的电路。
[0059]衬底100的集成电路管芯包括在一层或多层绝缘材料层IOla和IOlb中形成的导电部件104。例如，导电部件104可以包括在衬底100的上部金属化层中形成的导线。作为实例，绝缘材料层IOla和IOlb可以包括二氧化硅、氮化硅、其他绝缘体和/或它们的组合或多层。在绝缘材料层IOlb上方设置的第一绝缘材料110中以及还在绝缘材料IOlb中形成接触焊盘106。接触焊盘106设置在导电部件104上方。在图13至图18所示的实施例中，接触焊盘106的形貌与导电部件104上方的绝缘材料层IOlb中的图案相符，并且部分第一绝缘材料110的的形貌与接触焊盘106的形貌相符。
[0060]接下来参照图14，在接触焊盘106和第一绝缘材料110上方形成第二绝缘材料112，并且对第二绝缘材料112进行图案化和固化。使用清洁工艺120清洁接触焊盘106的顶面126，从而形成接触焊盘106的凹陷顶面126’。如图15所示，在图案化的第二绝缘材料112和接触焊盘106的凹陷顶面126’的上方形成UBM材料128。仍如图15所示，在UBM材料128上方形成光刻胶层142。使用光刻工艺通过曝光和显影来图案化光刻胶层142。
[0061]如图16所示，使用镀工艺在暴露的UBM材料128上方形成导电凸块134。在一些实施例中，镀工艺包括电化学镀工艺，但是可选地可以使用其他类型的镀工艺。在示出的实施例中，导电凸块134包括可以镀在或沉积在其上的覆盖层138。覆盖层138可以包括本文先前描述的焊料或其他材料。然后如图17所示，去除光刻胶层142，并且仍如图17所示使用蚀刻工艺蚀刻掉UBM材料128的暴露部分。例如，在一些实施例中，然后对半导体器件140加热以回流覆盖层138的材料。
[0062]如图18所示，在一些实施例中，将半导体器件140 “翻转”或颠倒并且将其接合至封装器件170。封装器件170包括衬底162，其可以包括中介衬底或其他类型的衬底，并且具有设置在绝缘材料164内接近其顶面的多个导电迹线或者部件166。在一些实施例中，可以使用预焊工艺在封装器件170的导电迹线或部件166的顶面上形成焊料球168。在其他实施例中，不包括焊料球168。将导电凸块134连接至焊料球168 (或者在不包括焊料球168的情况下，连接至封装器件170的导电迹线或部件166)，然后加热封装后的器件160以回流焊料球168和/或导电凸块134的覆盖层138的共晶材料，从而将包含集成电路管芯的半导体器件140接合至封装器件170，进而形成封装后的半导体器件160。
[0063]图19示出进一步加工之后的封装后的半导体器件160的截面图。与图12示出的实施例相似，在半导体器件140下方分配底部填充材料152，可以在半导体器件140和封装器件170上方形成模塑料154 (如图中的虚线所示)，并且可以在封装器件170的底面上形成导电球156。
[0064]图15至图17所示的使用镀工艺用于形成导电凸块134的工艺流程还可以用于制造包含封装器件的半导体器件140。同样地，图4至图11示出的用于形成UBM结构128和导电凸块134的工艺流程也可以用于制造包含集成电路管芯的半导体器件140。根据一些实施例，例如，其中一个半导体器件140包括集成电路管芯，而另一个半导体器件140包括封装器件，则可以将本文中描述的两个半导体器件140封装到一起。
[0065]图20是根据一些实施例制造半导体器件140的方法的流程图180。在步骤182中，在衬底100上方形成接触焊盘106。在步骤184中，在接触焊盘106和衬底100上方形成绝缘材料114。在步骤186中，图案化绝缘材料114以在每个接触焊盘106上方形成开口118。在步骤188中，使用参照图7至图14描述的清洁工艺120清洁接触焊盘106，这在接触焊盘106顶面的一部分中形成凹槽124。在步骤190中，在每个接触焊盘106上方以及在部分绝缘材料114的上方形成UBM结构128。
[0066]本发明的一些实施例包括制造半导体器件140的方法，而且还包括使用本文所描述的方法制造的半导体器件140。本发明的一些实施例还包括与本文所描述的新颖的半导体器件140 —起封装的或包括本文所描述的新颖的半导体器件140的封装后的半导体器件160。
[0067]本发明的一些实施例的优点包括提供新颖的半导体器件140，其中连接至接触焊盘106和UBM结构128的导电凸块134具有低电阻，从而提高了半导体器件140的性能。清洁工艺120包括新颖的衬底100处理，其清洁接触焊盘106的顶面并且产生良好控制的导电凸块134的电阻，尤其是对于绝缘材料114中具有较小开口 118的先进的半导体器件140，其可以包括例如约15μπι至30μπι的小开口 118。
[0068]有利的是，通过本发明的实施例可以实现导电凸块134的电阻(Re)值为约10毫欧姆(mOhm)或更小。作为一个实例，对于在衬底100的整个表面上形成的多个半导体器件140，制造的具有约15X30 μ m尺寸的椭圆形开口 118的半导体器件140的实验结果产生了凸块134的Re图(Remapping)，其平均电阻(Re)为2.56毫欧姆以及σ为0.62。因此，通过使用本发明的实施例可实现凸块134Rc性能的提高。
[0069]有利的是，可以通过本文所描述的用于接触焊盘106的新颖的清洁工艺120来消除或避免为形成UBM结构128而制备的接触焊盘106的烘焙工艺。新的清洁工艺120包括用于半导体器件140的结构及其制造方法的单个湿法清洁工艺。在封装和制造工艺流程中易于实施用于接触焊盘106的清洁工艺120，该清洁工艺使得导电凸块134的Re性能提高。
[0070]根据本发明的一些实施例，一种制造半导体器件的方法包括:在衬底上方形成多个接触焊盘，以及在多个接触焊盘和衬底上方形成绝缘材料。图案化绝缘材料以在多个接触焊盘中的每一个接触焊盘的上方形成开口，并且清洁多个接触焊盘。该方法包括在多个接触焊盘上方以及在部分绝缘材料的上方形成UBM结构。清洁多个接触焊盘使多个接触焊盘中的每一个接触焊盘的顶面凹陷。
[0071]根据其他实施例，一种半导体器件包括衬底和在衬底上方设置的多个接触焊盘。多个接触焊盘中的每一个接触焊盘都包括顶面。多个接触焊盘中的每一个接触焊盘的顶面都包括凹陷部分和非凹陷部分。绝缘材料设置在衬底上方和多个接触焊盘中的每一个接触焊盘的顶面的非凹陷部分的上方。UBM结构设置在多个接触焊盘中的每一个接触焊盘的顶面的凹陷部分上方和部分绝缘材料的上方。
[0072]根据其他实施例，一种半导体器件包括衬底和接近衬底顶面设置的多个接触焊盘。多个接触焊盘中的每一个接触焊盘都包括具有凹陷部分的顶面。绝缘材料设置在衬底上方以及设置在多个接触焊盘中的每一个接触焊盘的非凹陷部分上方。UBM结构设置在多个接触焊盘中的每一个接触焊盘的凹陷部分上方和部分绝缘材料的上方。导电凸块连接至位于多个接触焊盘中的每一个接触焊盘上方的UBM结构。
[0073]尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的构思和范围的情况下，进行各种改变、替换和更改。例如，本领域技术人员很容易地理解本文中所述的许多部件、功能、工艺和材料可以发生改变而仍保留在本发明的范围内。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的
【发明内容】
应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。
【权利要求】
1.一种制造半导体器件的方法，所述方法包括: 在衬底上方形成多个接触焊盘； 在所述多个接触焊盘和所述衬底上方形成绝缘材料； 图案化所述绝缘材料以在所述多个接触焊盘中的每一个接触焊盘的上方形成开口； 清洁所述多个接触焊盘；以及 在所述多个接触焊盘上方以及在部分所述绝缘材料的上方形成球下金属化(UBM)结构，其中清洁所述多个接触焊盘使所述多个接触焊盘中的每一个接触焊盘的顶面凹陷。
2.根据权利要求1所述的方法，其中，形成所述绝缘材料包括形成厚度为约3μπι至约10μ m的绝缘材料。
3.根据权利要求1所述的方法，其中，清洁所述多个接触焊盘包括用酸性溶液清洁所述多个接触焊盘。
4.根据权利要求1所述的方法，其中，清洁所述多个接触焊盘使所述多个接触焊盘中的每一个接触焊盘的顶面凹陷约400埃以上。
5.根据权利要求1所述的方法，其中形成所述绝缘材料包括形成聚合物，并且其中，所述方法进一步包括在图案化所述绝缘材料之后在约300至400摄氏度的温度下对所述聚合物固化约I至2小时。
6.一种半导体器件，包括: 衬底； 多个接触焊盘，设置在所述衬底上方，所述多个接触焊盘中的每一个接触焊盘都包括顶面，所述多个接触焊盘中的每一个接触焊盘的顶面都包括凹陷部分和非凹陷部分； 绝缘材料，设置在所述衬底和所述多个接触焊盘中的每一个接触焊盘的顶面的非凹陷部分的上方；以及 球下金属化(UBM)结构，设置在所述多个接触焊盘中的每一个接触焊盘的顶面的凹陷部分上方以及部分所述绝缘材料的上方。
7.根据权利要求6所述的半导体器件，其中，所述绝缘材料包括位于所述多个接触焊盘中的每一个接触焊盘的顶面的凹陷部分上方的开口。
8.一种半导体器件，包括: 衬底； 多个接触焊盘，接近所述衬底的顶面设置，所述多个接触焊盘中的每一个接触焊盘都包括具有凹陷部分的顶面； 绝缘材料，设置在所述衬底上方以及设置在所述多个接触焊盘中的每一个接触焊盘的非凹陷部分上方； 球下金属化(UBM)结构，设置在所述多个接触焊盘中的每一个接触焊盘的凹陷部分上方和部分所述绝缘材料的上方；以及 导电凸块，连接至位于所述多个接触焊盘中的每一个接触焊盘上方的UBM结构。
9.一种包括根据权利要求8所述的半导体器件的封装后的半导体器件，其中，所述衬底包括封装衬底，所述半导体器件包括封装器件，并且所述封装后的半导体器件包括与所述封装器件的导电凸块连接的集成电路管芯。
10.一种包括根据权利要求8所述的半导体器件的封装后的半导体器件，其中，所述衬底包括集成电路管芯，并且所述封装后的半导体器件包括与所述半导体器件的导电凸块连接的封装器件。`
【文档编号】H01L23/488GK103779243SQ201310035403
【公开日】2014年5月7日 申请日期:2013年1月29日 优先权日:2012年10月25日
【发明者】雷弋昜, 叶斯彧, 陈煜仁, 郭宏瑞, 刘重希 申请人:台湾积体电路制造股份有限公司