形成3d晶片到晶片堆叠的方法、3d系统和电路布置的制作方法
【专利摘要】在半导体晶片到晶片堆叠中的晶片之一可以相对于堆叠中的先前晶片被旋转预定义数目的位置，并且在其中对准最大数目的良好裸片的位置被键合。在每个裸片上的调整电路对从已经由于旋转而重定位的焊盘接收的信号重寻路由。由贯穿衬底过孔互连的焊盘对形成的通信信道可以放置于每个裸片中，并且可以从一个裸片向下一裸片传送选择的信息。可以在位于每个裸片上的可编程只读存储器中记录或者可以从远程源下载代表每个裸片的位置定向的代码。可以连续地堆叠任何附加晶片，并且每个晶片可以相对于堆叠中的在它之前的晶片而旋转。
【专利说明】形成3D晶片到晶片堆叠的方法、3D系统和电路布置
[0001]有关申请的交叉引用
[0002]本申请涉及于2011年3月17日公布、公布号为US2011/0065214A1并且向本申请的受让人国际商业机器公司转让的美国公布专利申请。公布的专利申请以及其它教导公开一种用于通过旋转晶片堆叠中的选择的晶片来最大化对准良好裸片的工艺。
【技术领域】
[0003]本发明涉及半导体技术，并且更具体地涉及用于最大化来自晶片到晶片堆叠的3D产量的电路和工艺。
【背景技术】
[0004]半导体提供商的主要目标之一是以最低成本提供品质半导体器件。半导体器件即使不是所有最终用户产品也是大多数最终用户产品中的主要部件。由于这一普遍使用，所以半导体器件的成本直接影响用户产品的总成本。相对低成本半导体器件可以减少最终用户产品的价格；而相对高成本半导体器件可以增加最终用户产品的价格。众所周知，品质产品的低成本提供商最可能在市场中成功。
[0005]由于在部件的成本和最终产品的成本之间的这一相互关系，所以半导体产品或者部件的提供商不断寻找用于降低部件成本的方式。已经确定优选地在设计和制作期间最大化半导体产品的产量对产品的成本具有直接影响。随着产量增加，半导体产品的价格减少并且反之亦然。晶片堆叠是具有用于降低成本、降低功率并且提高性能的潜力的3D集成技术中的解决方案之一。然而有必要在堆叠、键合和切分晶片期间遵守某些规则，因为规则可以对产量和成本具有大的影响，由此减少3D堆叠的价值。重要堆叠规则之一在于所得堆叠必须仅包括有功能或者良好的裸片。如果在对中包括无功能或者不良的裸片，则整个堆可能无功能并且可能需要被电子修复、返工或者在最坏情况下作为堆产量损失而被丢弃。无论任一方式，必须最大化堆叠的裸片产量以维持或者减少成本。因此，将必须解决晶片到晶片堆叠的所有方面以便从3D堆叠工艺收获完全益处。根据下文阐述的本发明的实施例解决用于最大化产量的其它方面和解决方案。
【发明内容】
[0006]根据本发明的一个实施例，在晶片对中的每个晶片具有N个裸片，其中N是大于一的定义值，并且每个裸片具有用于接地(GND)和电源焊盘的旋转对称性。将在晶片堆叠期间键合的输入/输出(I/O)信号焊盘放置于在每个裸片的对称边界周围的固定位置。作为每个实施例的部分，首先分析被选择用于堆叠的晶片作为晶片组以在完成Μ个晶片键合堆叠时优化产量，Μ是大于一的定义值。在堆叠中的每个相继晶片相对于堆叠中的、在它之前的晶片被旋转预定数量以最大化对准的良好裸片的数目。矩形裸片支持两个旋转位置，而方形裸片支持四个旋转位置。然后在堆叠中键合晶片以实现3D堆叠的裸片的最优产量。在每个裸片上的电源和接地焊盘具有设计对称性，由此保证这些焊盘在每个旋转维持对准。然而，对于I/O信号焊盘而言，在每个裸片上提供电路用于在晶片旋转之后对移位的I/O信号重寻路由。I/o信号重寻路由允许在已知良好裸片数目最高的定向中对准晶片而又维持信号完整性和裸片到裸片性能。在每个裸片中提供通信信道，并且通信信道允许从一个裸片到下一裸片的通信。在完成堆叠中的每个晶片的依次旋转时，针对完成的堆叠中的所有键合的晶片记录用于每个晶片的整个裸片的重寻路由的信号焊盘的位置。在公开的实施例的一个设计中，在每个裸片的外围周围放置电源焊盘、GND焊盘和I/O焊盘。在备选设计中，在具有与周界设计相似的旋转对称性的每个裸片的中心放置这些焊盘。集中式I/O放置最小化在I/O焊盘与重寻路由电路之间的布线长度和信号扭曲(skew)。
[0007]在本发明的另一实施例中，可以在堆叠中的每个裸片和晶片上暂时或者持久编程(记录)I/o信号的重寻路由的位置。可以在只读存储器(ROM)、一次性可编程ROM(0TPR0M)、现场可编程门阵列(FPGA)、逻辑锁存器或者任何其它嵌入式芯片设计介质中在每个裸片上存储编程的位置。备选地，也可以在计算机或者数据库中存储并且以后在处理期间的完成堆叠时、在最终部件组装时或者系统应用在原处在暂时或者持久可编程介质中向每个裸片重载I/O信号的位置。
【专利附图】
【附图说明】
[0008]图1(包括图1A和图1B)示出在晶片内的可堆叠半导体裸片的顶侧和底侧，该顶侧和底侧示范在对称定向中放置的焊盘和在外围区段中放置的I/o信号焊盘。几何形状图标用来区分焊盘。
[0009]图2示出半导体裸片的顶侧或者底侧，该顶侧或者底侧示范在对称定向中放置的焊盘和在裸片的中心(中心配置)中放置的I/o信号焊盘。
[0010]图3(包括图3A和图3B)描绘裸片的截面，该截面具有两个贯穿衬底过孔(TSV)的图解表示，该截面示范其中顶部和底部晶片焊盘连接到相同TSV(图3A)的对准配置以及其中顶部和底部焊盘连接到裸片中的分离电路的不相交配置(图3B)。
[0011]图4是可堆叠裸片的前视图的框图，该裸片具有在不同位置不对称添加的不相交TSV焊盘。
[0012]图5(包括图5A和图5B)描绘芯片堆叠中的不相交TSV的物理和逻辑框图表示，该表示示范3D堆叠中的从裸片到裸片的串级链连接。
[0013]图6是对准的两个晶片的图解表不，其中一个晶片相对于另一晶片旋转。
[0014]图7是对准的两个裸片的图解表示，其中一个裸片相对于另一裸片旋转。
[0015]图8描绘如下表，该表定义用于不同旋转偏移数目⑵的代码。
[0016]图9描绘如下表，该表定义在P = 2个旋转偏移的情况下需要的逻辑。
[0017]图10描绘在3D配置中堆叠的芯片以及将在旋转和非旋转状态中将I/O焊盘耦合到芯片上的电路的旋转调整电路的框图。
[0018]图11 (包括图11A和图11B)是根据本发明的一个实施例的旋转调整电路结构的互补实例的框图。
[0019]图12是根据本发明的一个实施例的方法的流程图。
[0020]图13是给出用于图12的方法或者工艺中的动作或者步骤之一的更多细节的流程图。[0021]图14是图示与公开的实施例关联的示例硬件环境的框图。
【具体实施方式】
[0022]图1(包括图1A和图1B)示出用于半导体晶片101 (图1A)的布局结构和用于在晶片101上制作的裸片100(图1B)之一的分解图。半导体裸片100示范根据本发明的一个实施例的裸片的俯视或者仰视图。如下文将更具体讨论的那样，顶侧焊盘用贯穿衬底过孔(TSV)连接到底侧焊盘。在晶片101的前侧上制作多个芯片或者裸片(图1A)。在晶片中提供凹口或者标记104，并且该凹口或者标记用来对准一个晶片与下一晶片。晶片101由在其上制作裸片的单个半导体衬底形成。裸片可以采用许多不同形状，诸如矩形、方形、圆形、椭圆形或者任何其它形状。在晶片上的裸片可以是单个形状或者混合。在衬底上在对称定向中放置裸片。图1B示出裸片的分解图。在裸片上的连接器或者焊盘的特征在于如下设计对称性，该设计对称性实现经过晶片堆叠的芯片到芯片连接。换而言之，连接器被对称定位。连接器由如关键词中所示几何图标标识。在本文中，可互换地使用连接器和焊盘。参照关键词，空心圆圈代表输入信号焊盘；影线圆圈代表输出信号焊盘，空心方块代表GND (接地)焊盘，影线方决代表电源焊盘，以此类推。
[0023]仍然参照图1，可以通过用虚构X-Y (水平-竖直)轴和虚线矩形描绘的虚构分离框102将裸片分割成四个象限来示范焊盘的对称性。虚构分离框102将裸片分割成外围区段和中心区段。外围区段可以由输入/输出(I/O)和电源/接地连接器的连续行或者回路填充。例如圆形图标描绘的I/O焊盘提供I/O信号，并且方形图标提供电源/GND连接。命名的信号的这一混合仅为说明而不应解释为关于实施例的限制。因为提供其它混合在相关领域技术人员的技能内而未脱离公开内容的范围。在虚线分离框102内的非外围或者中心区段也可以由对称放置或者定位的焊盘填充。例如可以定义焊盘为与在倒装芯片封装中使用的C4焊球连接相似的C4焊球连接或者用于直接晶片键合或者其它方案的金属焊盘。从裸片堆叠到封装叠层的连接无需遵循芯片到芯片连接的旋转对称性，因为裸片堆叠可以总是在相同定向中附着到封装。
[0024]仍然参照图1 (包括图1A和图1B)，每个裸片可以是分离实体或者器件并且可以被设计用于提供具体功能，诸如处理器、控制器、可编程逻辑阵列(PLA)等。包括衬底和裸片的晶片101可以采用与图1中所示形状或者形式不同的形状或者形式。因此应当解释图1中的图示为说明而不是关于公开的实施例的限制。晶片101可以由常规测试例程测试以标识良好(有效)的芯片和不良(无效)的芯片。这些测试例程在半导体技术中众所周知并且将不进一步加以讨论。在与晶片101对准、堆叠并且以后物理地键合另一晶片时，针对在完工晶片堆叠中的每个晶片实现对准的最大化有效裸片数目准备用于切割和在下游组件中使用。
[0025]图2描绘在半导体裸片200的顶部或者底部上放置I/O焊盘的备选设计。在这一实施例中，虚线分离框202将裸片200分割成中心分节和非中心分节。在虚线分离框202以内的中心分节可以由实心和非实心圆形图标描绘的I/O信号焊盘填充。如图1中所示和先前描述的关键词中所示，空心圆圈代表输入信号焊盘，并且影线圆圈代表输出信号焊盘。在虚线分离框202以外的非中心分节由例如实心和非实心矩形图标描绘的电源和GND焊盘填充。如同图1，所有焊盘被对称定位。[0026]参照图1和图2，在图1的外围区段中的I/O信号焊盘和在图2的中心分节中的I/o信号焊盘最终连接到相同芯片或者裸片上的电路或者另一芯片或者裸片上的电路。这里可互换地使用芯片和裸片。然而在图2中的I/O焊盘与片上电路之间的传输路径可以比在图1中的I/O焊盘与片上电路之间的传输路径更短。应当注意，在通过传输线传输电信号时创建寄生电容。寄生电容的数量或者量与传输信号的距离有关。距离越长，生成的寄生电容的数量就越大。此外，
[0027]寄生电容对相对高频信号具有它对相对低频信号具有的不利影响更多的不利影响。作为结果，图2的通信实施例可以对于高速应用更有利；而图1的实施例可以适合于相对低速应用。
[0028]图3(包括图3A和图3B)示出裸片和如下结构的截面图300和320，该结构允许从可堆叠晶片中的一个裸片向下一裸片传达信息。图3A中的结构(称为通信信道)举例说明对准顶部焊盘配置；其中TSV308将底部焊盘306连接到直接在上方的顶部焊盘304以及片上电路310。图3B中的结构举例说明不相交顶部焊盘配置；其中顶侧焊盘324连接到芯片电路330，并且底侧焊盘326连接到不同电路332。裸片衬底300和320作为半导体器件在两种情况下相似。除了过孔312(图3A)之外，布线工艺级302和322基本上相同。
[0029]图4示出具有与图1基本上相同的对称焊盘布置的裸片。此外，也在示例对称位置中示出不相交TSV顶部输入焊盘402和不相交TSV底部焊盘404。顶部输入焊盘402和底部输出焊盘404由关键词中的相同图标代表。换而言之，关键词中的新符号或者新图标代表输入或者输出焊盘。从下至上对关键词中的图标计数，新图标或者新符号位于第一位置。在图1中阐述的焊盘配置布局同样适用于图4，并且将不给出图4的进一步讨论。
[0030]图5(包括图5A和图5B)示出堆叠的裸片或者晶片的物理表示(图5A)和逻辑表示(图5B)。该表示有助于理解如何从一个裸片或者晶片向下一裸片或者晶片传递对准信息。在图中，第一裸片或者晶片500耦合到第二裸片或者晶片510，该第二裸片或者晶片稱合到第三裸片或者晶片520,从而形成经过不相交TSV的串级链连接(daisy chainedconnection)。
[0031]仍然参照图5(包括图5A和图5B)，也在经过连接器或者焊盘532至562的串级链连接中示出图5B的逻辑表示的分节。逻辑分节相同。因此，一个逻辑分节的描述适用于所有逻辑分节。每个分节包括接收支路，该接收支路具有串联连接的焊盘或者连接器、接收器和芯片逻辑。此外，每个分节具有驱动器支路，该驱动器支路包括串联连接的芯片逻辑、驱动器电路和连接器。经过不同焊盘或者连接器接收或者传输每个分节的输入或者输出信号。
[0032]图6示出可以包括晶片602和晶片604的晶片到晶片堆叠600。示出在前后配置中堆叠晶片。每个晶片在前侧上由多个裸片或者芯片606填充。在每个晶片上的芯片可以具有相同结构并且提供相同功能或者可以具有不同结构并且提供不同功能。此外，实现芯片用于3D堆叠，其中由多个芯片形成堆叠，从而包括在所述堆叠中的芯片之间的电和物理连接。最后，每个芯片可以与其它芯片独立或者结合工作。在每个芯片中提供TSV(未示出)以连接顶部焊盘与底部焊盘(如图3中所示)。在TSV中沉积的导体允许芯片间通信。常规手段可以提供芯片内通信。
[0033]仍然参照图6，每个晶片的背侧具有焊盘填充，如同图4中描述的焊盘布局。备选焊盘设计将是上文在图2中描述的焊盘设计。可以添加附加晶片以与晶片602或者604对准以创建所需深度的堆叠。在任何一对晶片(诸如晶片602与604)之间的关系可以使得一个晶片可以始于0度旋转全360度。备选地，可旋转的晶片可以仅跨越360度的部分。在本发明的一个实施例(图6)中，旋转角度的数目为两个(0度和180度)，但是其它实施例可以包括90度、270度或者从0度旋转的其它度数。在图6中，包括附着或者包围的裸片的晶片604从它的初始0度定向逆时针旋转180度。箭头608示出旋转方向。下晶片602在如晶片凹口位置612所示固定(非旋转)0度定向中。除了 180度定向之外，略微偏移具有晶片凹口位置612的上晶片604以显示下晶片602。在键合时，晶片602直接在晶片602上方。在晶片604在0度定向中时(即在旋转之前)，对准在两个晶片上的凹口。
[0034]图7示出上文在图6中描述的晶片旋转的裸片级视图。示出从底部裸片702偏移顶部裸片704，但是在键合的堆叠中，顶部裸片704直接在底部裸片702上方。此外，在晶片702上的暴露的行中的外围焊盘与在裸片704上的在虚线分离框线外部的裸片702外围行中的焊盘对准。焊盘针对0度定向(未示出)和箭头706所示180度定向而对准。在旋转之前，I/O信号焊盘710将与在静止的裸片702上的I/O信号焊盘708对准。然而在180度旋转之后，I/O信号焊盘710相对于裸片702上的I/O信号焊盘708在不同位置。可以在每个裸片上制作的并且下文具体描述的旋转调整电路可以补偿这一不同。
[0035]图8示出两个表；每个表代表针对晶片相对于堆叠中的先前晶片的旋转偏移位置数目(P)而分配的代码。每个表具有标注为偏移和代码的两列。偏移列包含一个晶片相对于堆叠中的先前晶片而偏移的度数。代码列包含可以针对特定旋转偏移而分配的代码。在左侧上的代码代表用于P = 2的信息而代码0用于0度偏移并且代码1用于180度的旋转。类似地，在右侧上的表代表用于旋转位置P = 4的度数和代码而代码00用于0度、代码01用于90度、以此类推。在裸片和晶片设计对称性中支持的旋转偏移数目P确定所需不同代码值的数目。下文描述的旋转调整电路使用来自表的代码。
[0036]图9示出如下表，该表定义用来针对在裸片和晶片设计对称性中支持P = 2旋转位置的情况驱动旋转偏移调整电路MUX选择信号S(图11)的值。如在这一例子中所示，在当前晶片或者裸片上的旋转偏移调整电路MUX选择输入S取决于在P = 2时与当前晶片的偏移代码异或的在先前晶片上的MUX选择输入S的值。本领域技术人员可以定义用于其它P值的其它设计和相似表。
[0037]再次参照图5和图9，必须向堆叠中的下一晶片转发先前晶片MUX选择值S。为了这样做，可以使用如下不相交TSV和焊盘(图3和图5)的唯一集合将先前MUX选择值S从一个晶片连接到下一晶片，这些TSV和焊盘允许顶侧输入信号焊盘定位于底侧输出焊盘上方。可以重复这一唯一焊盘集合P次以允许焊盘无论相对于先前裸片或者晶片的裸片偏移旋转如何都在裸片或者晶片上的相同相对位置。这些焊盘向堆叠中的下一晶片传达先前堆叠的晶片的旋转偏移电路MUX选择值S用于由后续堆叠的晶片中的旋转偏移调整逻辑使用。
[0038]图10示出根据本发明的一个实施例的教导而制作的单个芯片设计1000的在3D芯片堆叠的一级中包含的部分。在衬底1002上构造的芯片设计1000包括旋转调整电路1004和芯片电路器件1006，该芯片电路器件包括向裸片设计的其余部分分发接收的信号(诸如W_EN1和W_EN2)的接收/驱动缓冲器。芯片器件1006实施微处理器、PLA、控制器等。在两个定向中描绘I/o信号焊盘(诸如I/O信号焊盘710)(图7):S卩0度和180度。出于说明的目的，在180度定向中的I/O焊盘可以标注为W_EN_180°，并且当在0度定向中时，它可以标注SW_EN — 0°。两个焊盘耦合到旋转调整电路1004。向旋转调整电路1004递送导体1008上的控制信号。可以根据裸片的旋转从旋转调整电路1004的输出端口向片上分发信号W_EN1、W_EN2或者二者连接的芯片电路器件1006递送来自W_EN_180°或者W_ΕΝ_0°的信号。旋转调整电路1004具有标注为1和0的两个输入端子或者端口。端口 0可以连接到W_EN_0°，并且焊盘W_EN_180°可以连接到端口 1。可以将标注为Pre S的控制或者选择端口设置成如作为来自先前晶片上的先前旋转调整电路的输入而在导体1008上接收的0或者1。从导体1010上的S输出端口向堆叠中的下一晶片驱动用于衬底1002的旋转调整电路1004MUX S输出。
[0039]图11A示出用于旋转调整电路1004(图10)的电路示意图1100。电路示意图包括复用器(MUX)电路1104、接收器/驱动器电路1106和异或门(X0R)1112。如图中所示，操作性耦合命名的部件或者电路。用于存储位置偏移代码的PR0M1108可以连接到X0R电路1112的一个端子。在先前晶片的MUX选择S输入1116上的下拉电阻器1114可以连接到异或电路1112的另一端子。MUX1004具有标注为1和0的两个输入端子或者端口。端口 0可以连接到焊盘W_EN_0°，并且焊盘W_EN_180°可以连接到端口 1。可以根据裸片或者芯片的定向将标注为S的控制或者选择端口设置成0或者1。在公开的实施例中，异或门1112可以生成MUX选择信号S ;但是本领域技术人员可以提供其它类型的S生成逻辑而未脱离本公开内容的教导。可以向旋转调整电路位于其上的芯片上的指定电路递送来自接收器/驱动器电路1106的输出。
[0040]图11B示出用于提高信号焊盘利用效率的可选互补电路示意图1120。MUX1124的标注为1的输入可以连接到焊盘C-SEL-0度(图11A中的标注为W_EN_180度的相同物理裸片焊盘)，并且MUX1124的标注为0的输入可以连接到焊盘C-SEL-180度(图11A中的标注为W_EN_0度的相同物理裸片焊盘)。互补电路1120允许在P = 2时在用于两个位置偏移值的可交换布置中利用图7中的焊盘708和710 二者，一个用于芯片信号W_EN而另一个用于芯片信号C_SEL。除了在焊盘连接中的这一切换之外，旋转调整电路1120的部件和操作与旋转调整电路1100的已经描述的部件和操作基本上相同。因此不必进一步讨论图11B中的旋转调整电路。为了连接焊盘效率，可以需要在图11B中所示焊盘连接中的切换。例如两个不同信号可以占用图7中的可交换位置708和710。如果这将要出现，则图11B的配置将是适合的。其它配置是可能的而未脱离实施例的教导。
[0041]参照图11A和图11B，对于公开的示例实施例而言，可以相对于先前堆叠的裸片或者晶片在两个定向中放置旋转裸片或者晶片:即0度和180度。因此如图8中所示，对于P=2，具有两个唯一状态0和1的单个位便已足够。根据图9，在堆叠中的先前裸片具有旋转偏移调整MUX选择S = 0时和在后续裸片或者晶片相对于先如堆置的裸片或者晶片在0度定向时，可以向当前MUX选择S施加0，并且可以选择可以连接到端口 0的焊盘W_EN_0。类似地，在后续裸片或者焊盘在180度定向中时，可以向S施加1，并且可以选择可以连接到端口 1的焊盘W_EN_180。可以在图9中示出在先前堆叠的裸片或者晶片具有旋转偏移调整MUX选择S = 1时向旋转偏移调整MUX1104选择S施加的值。来自旋转调整MUX1104的输出端口可以耦合到接收器/驱动器1106。应当注意，定向选择是设计选择之一，并且可以选择其它设计选择而未脱离公开的实施例的教导。例如如果旋转裸片具有四个定向(p =4)，诸如0、90、180和270 ;则两位代码便已足够(图8);并且可以将旋转调整电路1104的端口 S设置成00、01、10或者11之一以选择四个输入之一。
[0042]图12是根据公开的实施例的方法或者工艺的流程图1200。该方法包括步骤或者动作1202至1214，而在流程图1300(图13)中示出动作1206的更多细节。该工艺在步骤1202中开始；其中可以提供多个晶片。每个晶片具有N个芯片，N是设计者的选择的定义值；并且在裸片的外围或者中心中对称放置I/O焊盘。此外，用旋转对称性设计电源和GND焊盘，从而在这些特殊设计的晶片之一与另一晶片堆叠时，芯片电源和接地焊盘针对用于堆叠的晶片之一的任何旋转位置总是对准。信号I/O焊盘也放置于固定位置，但是由于旋转而改变位置。
[0043]在步骤1204中，可以邻近放置晶片对。这一步骤可以由计算机控制的晶片堆叠装置执行，该装置可以被编程用于在堆叠布置中放置晶片、旋转晶片并且执行为了形成晶片堆而需要的其它功能。
[0044]在步骤1206中，可以保持一个晶片静止，并且可以相对于固定的晶片在预定数目的定向中放置另一晶片。下文阐述这一步骤的更多细节。
[0045]在步骤1208中，可以根据在裸片和晶片设计对称性中支持的位置偏移数目P将在步骤1206中确定的旋转偏移编码成P个代码之一。
[0046]在步骤1210中，可以用步骤1208的位置偏移代码对在每个芯片上提供的调整电路PR0M编程，从而实现根据上文描述的旋转调整电路对从I/O信号焊盘接收的信号重寻路由和递送。
[0047]在步骤1212中，可以在使下一晶片上的良好芯片与堆叠中的先前晶片上的良好芯片的对准最大化的定向中将下一晶片与堆叠中的先前晶片进行键合。可以在任何如下设施处完成键合，该设施支持在半导体制作设施内的全晶片键合。
[0048]在步骤1211中，可以确定堆是否完成(也就是说，无更多晶片在堆叠中待处理)。如果它未完成，则工艺循环并且执行已经描述的步骤1204至1211。如果堆完成(也就是说，在堆叠中无更多晶片待处理)，则工艺执行如下文描述的步骤1214。
[0049]步骤1214可以是可选的；如果被执行，则然后在常规切分站处将键合的晶片切分成3D芯片。
[0050]参照图13，流程图示出用于执行位置步骤1206(图12)的附加步骤。工艺在步骤1302中开始，其中第一(0度)定向通过对准在每个晶片上提供的凹口而出现。工艺然后通过对与良好裸片对准的良好裸片的数目进行计数来执行步骤1304。工艺然后通过将晶片之一旋转预定偏移来执行步骤1306。在公开的实施例中，偏移可以是180度(步骤1308)。如果在当前传递(pass)中未达到最大旋转偏移(对于P = 2为180度)，则工艺然后循环回到步骤1304。如果达到最大旋转偏移，则工艺进入步骤1310并且对与良好裸片对准的良好裸片的数目计数。工艺然后进入步骤1312，并且选择对准的良好裸片到良好裸片的数目最大的定向。然后在步骤1314中终止工艺。
[0051]图14是图示用于与公开的实施例关联的计算机化晶片堆叠装置的示例硬件环境的框图。本领域技术人员可以设计适合于执行公开的实施例的功能的其它类型的系统。因此，不应解释示例硬件为关于公开的实施例的范围的限制。示例硬件1400包括输入/输出(I/O)总线 1402。CPU1404、R0M1408 和 RAM1408 连接到 I/O 总线 1402。通信(COM)控制器(Ctrl) 1410,1/0 Ctrll414和装置(APP)Ctrl 1418也连接到I/O总线。相应控制器提供途径，从而外部源、诸如在网络1412上的服务器等、I/O设备1416和晶片堆叠装置1420可以与CPU以及关联ROM和RAM通信。CPU可以采用具有如上文描述的结构的一个或者多个裸片的形式。类似地，可以实施用于CPU的控制器等为一个或者多个裸片。
[0052]仍然参照图14，晶片堆叠装置1420在CPU的控制之下如上文描述的那样对晶片定位、旋转等。操作者可以通过可以包括键盘、扫描仪、计算机可读介质等的I/o设备1416录入为了执行功能而必需的程序。程序可以存储于R0M1408中并且可以在需要时由CPU取回。可以在RAM1406中存储表、诸如上文描述的表。网络1412可以包括局域网(LAN)、因特网或者相似网络。连接到网络的设备、诸如服务器等可以下载用于控制晶片堆叠装置的信息。提供用于控制晶片堆叠装置的其它手段在本领域技术人员的技能内而未脱离公开的实施例的教导。
[0053]可以完全或者部分实现如这里详述的本发明的实施例。包括本发明的一个实施例的芯片可以包括用于芯片的部分或者全部的仅中心定位的信号焊盘或者仅旋转调整电路或者其组合。3D对可以在所述堆叠中的一个或者多个芯片上包括本发明的这一实施例的部分，该堆可以是具有多个相似芯片的同构堆或者具有多个不同类型的芯片的异构堆叠。
[0054]已经出于示例的目的而呈现本发明的各种实施例的描述、但是并非旨在于穷举或者限于公开的实施例。许多修改和变化将为本领域普通技术人员所清除而未脱离描述的实施例的范围和精神实质。选择这里所用术语以最好地说明实施例的原理、实际应用或者较在市面上发现的技术而言的技术改进或者使本领域其他技术人员能够理解这里公开的实施例。
【权利要求】
1.一种在计算机控制的晶片堆叠装置上实施的用于形成三维(3D)晶片到晶片堆叠的方法，所述方法包括:在所述计算机控制的晶片堆叠装置中提供堆叠中的多个晶片，每个晶片具有N个芯片和在每个芯片的对称边界周围具有固定位置的I/O焊盘，N是大于1的定义值；与所述堆叠中的先前晶片邻近放置下一晶片；相对于所述堆叠中的所述先前晶片在定义数目的定向中对所述下一晶片定位；选择用于所述下一晶片的定向代码；存储用于所述下一晶片的如此选择的所述定向代码；并且在使所述下一晶片上的良好芯片与所述堆叠中的所述先前晶片上的良好芯片的对准最大化的定向中将所述下一芯片键合到所述现有堆叠。
2.根据权利要求1所述的方法，其中所述晶片中的每个晶片包括用于与另一晶片对准的凹口，并且所述定位动作还包括:对准所述堆叠中的所述下一晶片和所述先前晶片，从而对准所述凹口以指示所述定义数目的定向中的第一定向；处理器设备对与所述堆叠中的所述先前晶片的良好裸片对准的所述下一晶片的良好裸片的数目进行计数；所述处理器控制的晶片堆叠装置将所述下一晶片旋转定义的偏移以指示所述定义数目的定向中的第二定向；所述处理器对与所述堆叠中的所述先前晶片的良好裸片对准的所述下一晶片的良好裸片的数目进行计数；重复所述计 数和旋转动作，直至所述旋转的晶片在对准所述凹口之后具有近似360度减去原有旋转数量的偏移；并且所述处理器选择所述晶片的具有对准最大数目的良好裸片的定向。
3.根据权利要求2所述的方法，其中所述定义数目的定向中的所述第一定向为近似0度，并且所述定义数目的定向中的所述第二定向为近似180度。
4.根据权利要求1所述的方法，其中所述选择动作还包括:定义所述下一晶片可以相对于所述堆叠中的所述先前晶片而旋转的位置数目(P);针对所述下一晶片确定用于所述定义数目(P)的位置中的每个位置的偏移定向状态；分配用于所述偏移定向状态中的每个偏移定向状态的代码；并且在存储器中记录用于所述下一晶片的所述位置数目(P)、用于所述位置数目(P)的所述偏移定向状态和用于每个定向状态的对应分配代码。
5.根据权利要求4所述的方法，其中所述存储器在计算机中。
6.根据权利要求4所述的方法，其中所述存储器在所述芯片中的至少一个芯片上。
7.根据权利要求4所述的方法，其中用于所述下一晶片的所述偏移定向状态包括0度和180度。
8.根据权利要求1所述的方法，其中每个晶片包括对称的电源焊盘和接地(GND)焊盘，并且相对于所述堆叠中的所述先前晶片在定义数目的定向中对所述下一晶片定位的动作出现于所述下一晶片上的所述接地和电源焊盘以及所述堆叠中的所述先前晶片上的所述接地焊盘和所述电源焊盘针对所述定义数目的定向中的每个定向而对准时。
9.根据权利要求1所述的方法，还包括:确定所述堆叠的状态；并且如果所述下一晶片所述堆叠中的最后晶片，则将键合的晶片切分成三维芯片。
10.根据权利要求9所述的方法，其中如果所述下一晶片不是所述堆叠中的所述最后晶片，则重复动作1204至1211(图12)，直至所述下一晶片是所述堆叠中的所述最后晶片。
11.根据权利要求1所述的方法，还包括用旋转调整电路对所述I/O焊盘之一接收的信号重寻路由，所述I/O焊盘之一的位置由于所述下一晶片的旋转而改变。
12.根据权利要求1所述的方法，其中所述定向代码包括用于0度定向的0和用于180度定向的1。
13.根据权利要求1所述的方法，其中所述晶片中的每个晶片还包括衬底，包括同构和异构的所述芯片对称放置于所述衬底上并且焊盘也对称放置于所述衬底上，并且其中在所述堆叠中的晶片的所述衬底上的所述对称放置的焊盘针对所述下一晶片相对于所述堆叠中的所述晶片的任何定向总是与所述下一晶片上的对称放置的焊盘对准。
14.一种3D系统，包括:至少两个裸片；在所述至少两个裸片中的一个裸片上制作的第一器件；在所述至少两个裸片中的所述一个裸片上制作的至少一个输入/输出(I/O)连接器，其中所述至少一个连接器放置于在所述两个裸片中的所述一个裸片的对称边界周围的固定位置，并且所述至少一个I/o连接器可以由于所述至少两个裸片中的所述一个裸片的旋转而位于P个位置中的一个位置中，P是大于1的定义值；以及旋转调整电路，可操作用于从在所述P个位置中的每个位置处的所述至少一个I/o连接器接收信号，其中所述旋转调整电路基于所述至少两个裸片中的所述一个裸片的定向来选择来自所述P个位置中的一个位置的信号。
15.根据权利要求14所述的3D系统，还包括在所述至少两个裸片中的所述一个裸片的所述对称边界周围旋转对称放置的电源连接器和接地(GND)连接器。
16.根据权利要求15所述的3D系统，其中所述至少一个输入/输出连接器、所述电源连接器和所述GND连接器放置于所述至少两个裸片中的所述一个裸片的中心位置中。
17.根据权利要求14所述的3D系统，还包括在所述至少两个裸片中的另一裸片上制作的并且相对于所述第一器件堆叠的第二器件。
18.根据权利要求14所述的3D系统，其中所述旋转调整电路包括:复用器，具有Μ个输入、选择输入，Μ是大于1的定义值，所述选择输入可操作用于基于所述至少两个裸片中的所述一个裸片的旋转状态选择所述Μ个输入中的一个输入；以及，接收器/驱动器电路，连接到所述复用器的输出端口。
19.根据权利要求17所述的3D系统，其中所述第一器件和所述第二器件同构，包括处理器。
20.根据权利要求17所述的3D系统，其中所述第一器件和所述第二器件非同构，包括处理器和控制器。
21.根据权利要求14所述的3D系统，还包括在所述至少两个裸片中的每个裸片中制作的通信信道，所述通信信道可操作用于从一个裸片向下一裸片传输控制信息。
22.根据权利要求21所述的3D系统，其中所述通信信道包括:焊盘对，其中每个焊盘对称地位于每个焊盘的相对侧；以及贯穿衬底过孔(TSV)，互连每个裸片中的所述相对放置的焊盘。
23.—种在3D半导体结构中的用于对信号重寻路由的电路布置，所述电路布置包括:复用器，具有Ρ个输入端口、选择端口 S和输出端口，其中Ρ是大于1的定义值；接收器/传输器电路，操作地耦合到所述输出端口，其中所述选择端口 S可操作用于接收控制信号，所述控制信号基于在所述P个输入端口中的一个输入端口与所述3D半导体结构中的裸片的旋转状态之间的关系选择所述P个输入端口中的一个输入端口。
24.根据权利要求24所述的用于对信号重寻路由的电路布置，还包括操作地耦合到所述选择端口 S的用于生成所述控制信号的逻辑电路。
25.根据权利要求24所述的用于对信号重寻路由的电路布置，其中所述逻辑电路包括:异或门；第一代码，代表所述3D半导体结构内的裸片的定向，所述裸片操作地耦合到所述异或门的输入端口 ；以及第二代码，代表来自在所述裸片之前的另一裸片的用于输入端口 S的值，所述另一裸片操作地耦合到所述异或门的另一输入端口。
26.—种半导体系统，包括:衬底；在所述衬底上操作地制作的器件，用于生成具体功能；在所述衬底上操作地制作的多个输入/输出(I/O)焊盘，具有旋转对称性；以及在所述衬底上操作地制作的旋转调整电路，用于对从所述焊盘中的选择的焊盘接收的信号重寻路由。`
【文档编号】H01L21/60GK103633002SQ201310177763
【公开日】2014年3月12日 申请日期:2013年5月14日 优先权日:2012年5月15日
【发明者】J·M·萨夫兰, D·J·费恩斯坦, G·W·迈尔, 宋云升, N·W·罗布森 申请人:国际商业机器公司