一种半导体功率器件的结构的制作方法
【专利摘要】本发明公开了一种半导体功率器件的结构，包括以下特征：有源区的单元包含有至少一个深沟槽，至少一个浅沟槽，P型基区，N型区，N型基区，N+发射区，接触孔，层间介质，表面金属和钝化层等，在深沟槽底部至少有一掺杂区，在正向导通时，深沟槽底部的掺杂区能帮助增加表面载流子浓度，从而改善正向压降，又不增加关断时间。
【专利说明】一种半导体功率器件的结构
【技术领域】
[0001]本发明涉及一种半导体功率器件【技术领域】，具体的说，涉及一种沟槽式功率场效应晶体管IGBT器件的结构。
【背景技术】
[0002]1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT (Punchthrough IGBT-缩写为 PT-1GBT)。于 1996 年，Motorola 公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ N型硅片最薄只约有170um厚。翌年，Infineon公司也发表了用10um厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结或称为透明集电结，Infineon公司称之为场截止IGBT,接下来几年，各主要生产IGBT的公司都相继推出类似的产品。
[0003]IGBT主要的技术和性能(即电学参数)有⑴击穿电压，(2)正向压降，(3)开关特性，⑷短路安全区(SCSOA)，(5)反向偏置安全区(RBSOA)和(6)正向偏置安全区(FBSOA)等。正向压降是与开关速度相互矛盾的，即改良了正向压降便会伤害了开关速度的性能，如增加了 N—扩展层的空穴电子对密度，正向压降会变好，但贮存了更多的电荷会使关断时间增长，从而使关断速度变差。本发明的目标是使正向压降与开关速度之间的矛盾降至最低，如降低正向压降时，把对开关速度的不良影响降至最低。
[0004]为了降低关断时间，间接地增加频率容量和减少关断时间，同时不大增加正向压降，设计者需要优化注入器件内部的电荷分布，使在正向导通时，IGBT器件内部载流子的分布如图1所示，即在发射极端载流子浓度要高，在集电极端载流子浓度要低。场截止IGBT的背面结构能提供有效机制，使在正向导通时，背面弱集电极载流子浓度较少，关断时，能有效快速地把体内载流子清除。
[0005]薄硅片工艺加上背面透明集电结可以用来有效地控制器件背部电荷的浓度和分布，对靠近表面部分电荷的浓度和分布影响相对较小，要影响器件靠近表面部分电荷的浓度和分布，最有效和容易的方法是使用器件表面的单元结构，提高器件表面部分载流子的浓度可以减少正向压降，最近(2010年后)有几个新的表面单元结构被用来改善正向压降，它们有如下几个方案:
[0006]方案一:
[0007]如图2所示，它与一般常用的沟槽IGBT相比，它的沟槽底部比沟槽上部为大，底部沟槽壁之间的距离可小于0.3 μ m。
[0008]方案二:
[0009]如图3所示，与一般的沟槽IGBT相比，它的特别之处是在P型基区下有一 N型区5，N型区下有一 P型区6，这P型区6没有被连接至表面的发射电极。
[0010]方案三:
[0011]使用超精细的基本结构单元，一般的沟槽IGBT单元尺寸大于3.0 μ m，这种超精细的结构单元尺寸可小于1.0 μ m。
[0012]以上几种方案都可达到增加表面载流子浓度，从而改善正向压降，又不增加关断时间，但他们都有一些缺点，方案一和方案二的工艺制备比较复杂，不利于成本和制造，方案三会使栅电容增大，这会增加驱动电路的功耗，他们这些缺点有待改善。
【发明内容】
[0013]本发明的目的在于提出一新的器件结构使正向压降与开关速度之间的矛盾降至最低，如降低正向压降时，把对开关速度的不良影响降至最低，而且工艺制备比较简单又可减少栅电容，本发明有如下不同的实施例:
[0014]实施例(I):参考图4，器件单元含有至少两种不同深度的沟槽:它们是深沟槽和浅沟槽。深沟槽的宽度范围为0.5 μ m至3.0 μ m，深度为3 μ m至10 μ m，浅沟槽的宽度范围为0.3μπ?至2.Ομ--，深度为0.8至4μπ?。沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶硅，在深沟槽底部有一 P型区，这P型区浓度为3e14Cm_3至5e16Cm_3，较N型基区为浓，N型基区的浓度范围为3e13Cm_3至3e14Cm_3，深沟槽底部的P型区是由注入P型掺杂剂至深沟槽底部经高温扩散后形成。每一深沟槽底部的P型区的外边界与邻近深沟槽底的P型区的外边界的距离19少于3.0 μ m，但不少于0.1 μ m，深沟槽内的导电材料被连接至表面发射电极。深沟槽与深沟槽之间有P型基区，有接触孔，接触孔可由接触孔沟槽组成，P型基区表面靠近浅沟槽处有N+区。有接触孔把N+发射区与P型区连接至表面发射电极。深沟槽与深沟槽之间的浅沟槽为栅极沟槽，栅极沟槽内壁的氧化层为栅氧化层，栅极沟槽会穿过表面的N+发射区和P型基区，延伸至P型基区底下的N型基区处，当栅极沟槽的电压高于阈值电压时，栅极沟槽壁与P型基区交界处会形成电子沟道把表面的N+区与P型基区底下的N型基区连接起来，若此时背面的集电极比表面的发射极电压大过约0.6V时，器件便可导通。
[0015]其他实施例:参考图5至10，本发明可有多种实施例，除了以上所述的一种，其它实施例可以通过以上第一实施例中的一些单元构件的变化来形成，其中的构件包括有(i)深沟槽底部的掺杂区，(ii)深沟槽与深沟槽之间的P型基区和(iii)浅沟槽。不同构件的组合可以形成不同的实施例，现把主要的构件变化介绍如下:
[0016]深沟槽构件的变化:(i)深沟槽底部有一 P型区，这P型区浓度为3e14Cm_3至5e16cm_3，较N型基区为浓，N型基区的浓度范围为3e13cm_3至3e14cm_3，深沟槽底部的P型区是由注入P型掺杂剂至深沟槽底部经高温扩散后形成。每一深沟槽底部的P型区的外边界与邻近深沟槽底的P型区的外边界的距离少于3.0 μ m，但不少于0.1 μ m，深沟槽内的导电材料被连接至表面发射电极。(ii)深沟槽底部有一 N型区，这N型区浓度为3e14CnT3至5e16Cm_3，较N型基区为浓，深沟槽底部的N型区是由注入N型掺杂剂至深沟槽底部经高温扩散后形成，每一深沟槽底的N型区的边界与邻近深沟槽底的N型区的边界的距离范围少于2.0 μ m，也可以少于O μ m，即有部分重叠，深沟槽内的导电材料被连接至表面发射电极。(iii)深沟槽底部有一 N型区和P型区，其中P型区在N型区内，这N型区和P型区都是由注入N型掺杂质和P型掺杂质至深沟槽底部经高温扩散而成，N型区和P型区形成后，N型区的浓度为3e14cm_3至5e16cm_3,P型区的浓度为3e14cm_3至5e16cm_3,深沟槽内的导电材料被连接至表面发射电极。
[0017]P型基区构件的变化:(i)深沟槽与深沟槽之间的P型基区全部被连接至表面发射电极，(?)深沟槽与深沟槽之间有P型基区，其中有部分P型基区表面有N+区，这些P型区没有被连接到表面发射电极，(iii)深沟槽与深沟槽之间有P型基区，其中有部分P型基区表面没有N+区，这些P型区没有被连接到表面发射电极(iv)深沟槽与深沟槽之间有N型基区，其中这部分N型从表面延伸至P型基区底下的N型基区处。以上所述的和(iii)的P型基区构件又可分为P型基区底有N型区或者没有N型区。
[0018]浅沟槽构件的变化:(i)深沟槽与深沟槽之间有浅沟槽，所有浅沟槽均为栅极沟槽，(?)深沟槽与深沟槽之间有浅沟槽，其中有部分浅沟槽是栅极沟槽，有部分不是栅极沟槽，不是栅极沟槽的都被连接至表面发射电极。以上所述的(i)和(ii)的浅沟槽又可分为Q)浅沟槽底部没有被注入掺杂质，Qi)浅沟槽底部有P型掺杂质注入并形成P型区，(iii)浅沟槽底部有N型掺杂质注入并形成N型区，(iv)浅沟槽底部有N型掺杂质和P型掺杂质注入并形成N型区和P型区，其中P型区在N型区内。
[0019]以上所述的各种不同的构件可以随意相互自由配搭，形成不同的实施例，如图5至10所示其中几种不同组合，有更多的组合，在这里不作冗余介绍。
【专利附图】
【附图说明】
[0020]附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中:
[0021]图1正向导通时IGBT器件内部载流子的优化分布；
[0022]图2是一种现有技术(美国专利US20120056241)器件结构的示意图；
[0023]图3是一种现有技术器件结构的示意图；
[0024]图4是本发实施例(I)的器件结构示意图；
[0025]图5是本发明其中一个实施例的器件结构示意图；
[0026]图6是本发明其中一个实施例的器件结构示意图；
[0027]图7是本发明其中一个实施例的器件结构示意图；
[0028]图8是本发明其中一个实施例的器件结构示意图；
[0029]图9是本发明其中一个实施例的器件结构示意图；
[0030]图10是本发明其中一个实施例的器件结构示意图；
[0031]图11是本发明其中一个实施例的器件单元版图与相应的横截面结构示意图；
[0032]图12是本发明其中一个实施例的几个单元版图连接在一起的示意图；
[0033]图13是本发明其中一个实施例的器件单元版图与相应的横截面结构示意图；
[0034]图14是本发明其中几个实施例的器件单元版图的示意图；
[0035]图15是本发明优选实施例中暴露氧化层示意图；
[0036]图16是本发明优选实施例中深沟槽示意图；
[0037]图17是本发明优选实施例中对沟槽底部注入N型掺杂剂示意图；
[0038]图18是本发明优选实施例中对沟槽底部注入P型掺杂剂示意图；
[0039]图19是本发明优选实施例在进行平面处理后的示意图；
[0040]图20是本发明优选实施例中的注入P掺杂剂示意图；
[0041]图21是本发明优选实施例中P型基区示意图；
[0042]图22是本发明优选实施例中的注入N+掺杂剂示意图；
[0043]图23是本发明优选实施例中的N+发射源区示意图；
[0044]图24是本发明优选实施例中的接触孔沟槽示意图；
[0045]图25是本发明优选实施例中的表面铝合金层发射电极示意图。
[0046]参考符号表:
[0047]I 背面P+区
[0048]2 背面N缓冲区
[0049]3 N型基区
[0050]4 P型基区
[0051]5 N型区(浮动电压)
[0052]6 P型区(浮动电压)
[0053]7 N+发射区
[0054]8 沟槽里的高掺杂多晶硅
[0055]9 接触孔沟槽底部的P型高掺杂区
[0056]10层间介质
[0057]11铝合金层
[0058]12氧化层
[0059]13钝化层
[0060]14 钨层
[0061]15硅表面的高掺杂多晶硅
[0062]16 FZ 衬底
[0063]16 P型保护环
[0064]17光刻涂层
[0065]18 沟槽
[0066]19深沟槽底P型区的外边界与邻近深沟槽底P型区的外边界的距离
【具体实施方式】
[0067]以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
[0068]本发明所述的一种半导体功率器件的结构，其制备的方法包括以下步骤:利用深沟槽掩模对FZ硅片的表面进行侵蚀而形成至少两个深沟槽；然后，对深沟槽底部注入N型掺杂剂和P型掺杂剂，在深沟槽底部形成N型区和P型区，接着利用浅沟槽掩模对FZ硅片的表面进行侵蚀而形成至少一个浅沟槽，然后，对FZ硅片的表面注入P型掺杂剂形成P型基区，接着注入N+型掺杂剂形成N+区，在FZ硅片表面沉积层间介质，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充；最后，在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，采用本制备方法可以制造出所述的一种半导体功率器件的结构。
[0069]优选实施例:
[0070]本实施例不包括有关终端区步骤。
[0071]如图15所示，在硅片表面采用积淀或热生长方式形成氧化层12 (厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层17，然后通过深沟槽掩模形成图案暴露出氧化层的一些部分，对深沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层。
[0072]如图16所示，通过蚀刻形成深沟槽18，该深沟槽18 (深度为3.0um至10um，宽度为0.5um至3.0um)延伸至N型硅片中。
[0073]如图17所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000°c至1200°C )，以消除在开槽过程中被等离子破坏的硅层，然后清除掉牺牲性氧化层，仍然保留表面很大一部分的氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部形成一层氧化层(厚度为0.05um至0.3um)，之后对沟槽底部注入N型掺杂剂，杂剂浓度为IxlO12至lX1014/cm2，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使N型掺杂剂在沟槽底部推進扩散形成N型区5。
[0074]如图18所示，然后对沟槽底部注入P型掺杂剂(B11，剂量为lel4/cm2至lel4/cm2)，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使P型掺杂剂在沟槽底部推進扩散形成P型区6。
[0075]如图19所示，然后清除掉所有氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部和FZ N型硅片的上表面形成一层氧化层(厚度为0.05um至0.3um)，并在沟槽中沉积N型高掺杂剂的多晶硅8，多晶硅掺杂浓度为Rs = 5 Ω / □至100 Ω / □(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面上的多晶硅层进行平面腐蚀处理，在硅片表面采用积淀或热生长方式形成氧化层12 (厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层17，然后通过浅沟槽掩模形成图案暴露出氧化层的一些部分，对浅沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层。通过蚀刻形成浅沟槽，该浅沟槽(深度为0.8um至4.0um,宽度为0.3um至2.0um)延伸至N型硅片中，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000°C至1200°C )，以消除在开槽过程中被等离子破坏的硅层，然后清除掉所有表面单元结构之上的氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部，和FZ N型硅片的上表面形成一层薄的栅极氧化层(厚度为0.05um至0.2um)，在沟槽中沉积N型高掺杂剂的多晶硅8，多晶硅掺杂浓度为Rs = 5 Ω / □至100 Ω / □(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面上的多晶硅层进行平面腐蚀处理。
[0076]如图20所示，在FZ硅片的表面积淀光刻涂层，利用P型基区掩模暴露出部分FZ硅片的表面，然后对硅片表面注入P型掺杂剂(BII，剂量为lel3/cm2至2el4/cm2，接着清除掉光刻涂层。
[0077]如图21所示，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使P型区推進扩散到N型FZ硅片形成P型基区4。
[0078]如图22所示，在FZ硅片的表面积淀光刻涂层，利用N+掩模暴露出部分FZ硅片的表面，然后对硅片表面注入N型掺杂剂(P31或As，剂量为lel5/cm2至2el6/cm2)，接着清除掉光刻涂层。
[0079]如图23所示，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使N型区推進扩散到P型基区形成N+区7 (N+区深度为0.2um至1.0um, P型基区深度为 1.0um 至 3.5um)。
[0080]如图24所示，在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1um至
0.5um),然后沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质10,在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出FZ N型硅片的上表面，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；接着对含有掺杂剂的硅片表面进行浸蚀，使接触孔沟槽(深度为0.4um至
1.5um,宽度为0.2um至1.0um)穿过N型源区进入到P型基区，之后对接触孔沟槽注入P型高掺杂剂9，杂剂浓度为114至5 XlO1Vcm2,以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
[0081]如图25所示，在接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层，接着对接触孔沟槽进行钨14填充以形成金属插塞，再在该器件的上面沉积一层铝合金
11(厚度为0.Sum至1um)，然后通过金属掩模进行金属浸蚀，形成发射区金属垫层和栅极金属垫层和终端区场板。
[0082]最后应说明的是:以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造沟槽半导体功率分立器件(例如，沟槽绝缘栅双极晶体管(TrenchIGBT)或沟槽二极管)，本发明可用于制备400V至6500V的沟槽半导体功率分立器件，本发明的实施例是以N型沟道器件作出说明，本发明亦可用于P型沟道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种半导体功率器件的结构包括以下部分: (1)有源区和终端区； (2)有源区基本单元包含有(i)至少一个深沟槽，(ii)至少一个浅沟槽，(iii)P型基区，(iv)N型区，(v)N型基区(vi)N+发射区，(vii)接触孔，(viii)层间介质，(ix)表面金属和(X)钝化层等。
2.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含有至少一个深沟槽，深沟槽的宽度范围为0.5 μ m至3.0 μ m,深度为3 μ m至10μ m。深沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶硅，在深沟槽底部至少有一掺杂区，深沟槽内的导电材料被连接至表面发射电极。
3.根据权利要求2所述在部分(2)中有源区基本单元包含有至少一个深沟槽，其特征在于，在深沟槽底部有P型区掺杂区，这掺杂区浓度为3e14Cnr3至5ΛπΓ3，较N型基区为浓，N型基区的浓度范围为3e13Cm_3至3e14Cm_3，每一深沟槽底部的P型区的外边界与邻近深沟槽底的P型区的外边界的距离(19)少于3.0 μ m，但不少于0.1 μ m，这P掺杂区是由注入P型掺杂质至深沟槽底部经高温扩散而成。
4.根据权利要求2所述在部分(2)中有源区基本单元包含有至少一个深沟槽，其特征在于，在深沟槽底部有N型区掺杂区，这掺杂区浓度为3e14Cnr3至5e16CnT3，较N型基区为浓，N型基区的浓度范围为3e13Cm_3至3e14Cm_3，每一深沟槽底部的N型区的外边界与邻近深沟槽底的N型区的外边界的距离(19)少于2.0 μ m，也可以少于O μ m，即有部分重叠，这N掺杂区是由注入N型掺杂质至深沟槽底部经高温扩散而成。
5.根据权利要求2所述在部分(2)中有源区基本单元包含有至少一个深沟槽，其特征在于，在深沟槽底部有一 N型区和P型区，其中P型区在N型区内，这N型区和P型区都是由注入N型掺杂质和P型掺杂质至深沟槽底部经高温扩散而成，N型区和P型区形成后，N型区的浓度为3e14cm_3至5e16cm_3, P型区的浓度为3e14cm_3至5e16cm_3。
6.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含有P型基区，P型基区表面靠近浅沟槽处有N+区，接触孔把N+发射区与P型区连接至表面发射电极。
7.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含有P型基区，其中有部分P型基区表面靠近浅沟槽处为N+区，有接触孔把N+发射区与P型区连接至表面发射电极，其中有部分P型基区表面可有N+区也可没有N+区，这部分P型区没有被连接到表面发射电极。
8.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含有P型基区，在P型基区底有N型区，这N型区浓度为3e14cm_3至5e16cm_3，较N型基区为浓，N型基区的浓度范围为3e13cm_3至3e14cm_3。
9.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含有N型基区，其中有部分N型基区从表面延伸至P型基区底下的N型基区处。
10.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含至少一个浅沟槽，所有浅沟槽均为栅极沟槽，这浅沟槽的宽度范围为0.3μπ?至2.Ομ--，深度为0.8至4μπ?。沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶娃。
11.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在部分(2)中有源区基本单元含至少一个浅沟槽，这浅沟槽的宽度范围为0.3 μ m至2.0 μ m，深度为0.8至4 μ m，其中有部分浅沟槽是栅极沟槽，有部分浅沟槽不是栅极沟槽，沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶硅，不是栅极沟槽的浅沟槽都被连接至表面发射电极。
12.根据权利要求10中所述在部分(2)中有源区基本单元含有至少一个浅沟槽，其特征在于，在浅沟槽底部有一掺杂区，这一掺杂区可以是N型掺杂，也可以是P型掺杂区，这掺杂区是由注入掺杂质至浅沟槽底部经高温扩散而成，它的浓度为3e14Cm_3至5e16Cm_3。
13.根据权利要求10中所述在部分(2)中有源区基本单元含有至少一个浅沟槽，其特征在于，在浅沟槽底部有一 N型区和P型区，其中P型区在N型区内，这N型区和P型区都是由注入N型掺杂质和P型掺杂质至浅沟槽底部经高温扩散而成，N型区和P型区形成后，N型区的浓度为3e14cm 3至5e16cm 3, P型区的浓度为3e14cm 3至5e16cm 3。
【文档编号】H01L29/739GK104167436SQ201310187825
【公开日】2014年11月26日 申请日期:2013年5月16日 优先权日:2013年5月16日
【发明者】苏冠创 申请人:深圳市力振半导体有限公司