固态成像装置和电子装置制造方法

文档序号:7007732阅读:113来源:国知局
固态成像装置和电子装置制造方法
【专利摘要】本发明涉及能够在保持良好的传输特性的同时减小暗电流的固体成像装置和包括该固态成像装置的电子装置。所述固态成像装置包括电荷累积单元、信号电压检测单元、传输晶体管和钉扎层。所述电荷累积单元累积经光电转换的电荷且形成在硅基板上。所述信号电压检测单元检测与在所述电荷累积单元中所累积的所述电荷相对应的信号电压且形成在所述硅基板上。所述传输晶体管将在所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元且形成在所述硅基板上。所述钉扎层钉扎所述硅基板的表面使得所述表面充满电子空穴,且直接形成在栅极端处的所述硅基板上,在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
【专利说明】固态成像装置和电子装置
【技术领域】
[0001]本发明涉及固态成像装置和电子装置,尤其涉及在保持良好的传输特性的同时能够减小暗电流的固态成像装置和电子装置。
【背景技术】
[0002]作为固态成像装置,已知的是以诸如CMOS(互补金属氧化物半导体)等MOS图像传感器为代表的放大型固态成像装置。此外,还已知的是以CCD(电荷耦合器件)图像传感器为代表的电荷传输型固态成像装置。
[0003]这些固态成像装置已经广泛应用于数码照相机和数码摄像机等。近年来,作为安装在诸如配备有相机的移动电话和PDA(个人数字助理)等移动装置中的固态成像装置,从能量消耗的角度来看,常常使用具有低电源电压的CMOS图像传感器。
[0004]一般而言,固态成像装置通过包括作为传感器单元(光接收单元)的主要部分的光电二极管等的光接收元件从光接收表面接收入射光、将该光进行光电转换、通过检测电路检测产生的电荷、之后将该电荷放大、且依次输出经放大的电荷。
[0005]作为固态成像装置的构造示例,形成有传感器单元(光接收单元),该传感器单元包括通过在第二导电型半导体层中离子注入第一导电型杂质而形成的电荷累积层(在下文中,被称作第一传感器区域),且在该传感器单元中,作为第二导电型半导体层的P型杂质(P型阱)形成在η型硅基板(第一导电型半导体基板)上。通过接收光且将该光进行光电转换而获得的信号电荷累积在电荷累积层上。
[0006]已知的是,在固态成像装置中,光电二极管中的晶体缺陷或光电二极管与它的上层(即,绝缘膜)之间的界面的界面状态是暗电流的来源。作为用于防止由界面状态导致的暗电流的产生的方法,已知的是例如掩埋型光电二极管结构(buried type photodiodestructure)和空穴累积二极管(Hole-Accumulation Diode, HAD)结构。
[0007]在HAD结构中,形成有第一导电型(例如,η型)半导体区域(在下文中,被称作η型半导体区域),且具有高杂质浓度且用于减小暗电流的第二导电型(P型,与先前的示例相比)浅半导体区域(在下文中,被称作P型半导体区域)形成在η型半导体区域的表面(即,η型半导体区域与绝缘膜之间的界面)的附近。
[0008]具体地,在上述HAD结构中,通过将P型杂质注入到传感器单元的表面中来钉扎剩余电子(surplus electron)。基于HAD结构,可以减小白斑和暗电流。
[0009]在制造HAD结构的方法中,一般地,通过离子注入作为P型杂质的硼B或氟化硼(二溴化硼)BF2且施加退火处理(热处理),在绝缘膜与用于构成光电二极管的η型半导体区域之间的界面附近形成P型半导体区域。
[0010]然而,在将HAD结构用于传感器单元(光电转换区域)的固态成像装置中,为了将信号电荷完全地传输到FD (浮动扩散部),使η型信号电荷累积层成为如下部分的分布设计是必要的,其中在该部分处,具有HAD结构的半导体基板的表面侧上的信号电荷是浅累积的。原因在于,由于通过传输晶体管的栅极而在基板的表面上形成沟道(电荷传输路径),所以如果信号电荷累积层形成在半导体基板的深位置(de印position)处,则传输效率下降。因此,期望尽可能在基板的最浅的部分处形成信号电荷累积层。
[0011 ] 鉴于以上原因,还提出了一种在形成侧壁后在光电二极管上形成钉扎层(pinninglayer)的方法。
[0012]然而,在累积层(其是栅极端的P型半导体区域)中,对于杂质分布设计来说重要的是需要考虑暗电流和传输特性的权衡。
[0013]在使用离子注入的情况下,由于注入能量,P型半导体区域的深度增加,且因此作为源极的η型半导体区域在深度方向上远离栅极,因而使传输特性退化。
[0014]在使传输特性优先的情况下,需要在η型半导体区域和P型半导体区域之间设置偏移(offset)。然而,由于需要在栅极形成之前进行η型半导体区域的离子注入,所以由于偏差的原因而导致偏移量的差异性增加,因而使传输特性的裕度减小。

【发明内容】

[0015]鉴于上述情况而提出了本发明。期望在保持良好的传输特性的同时减小暗电流。
[0016]根据本发明的第一实施例,提出了一种固态成像装置,其包括:电荷累积单元,所述电荷累积单元用于累积经光电转换的电荷,所述电荷累积单元形成在硅基板上;信号电压检测单元,所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电压,所述信号电压检测单元形成在所述硅基板上;传输晶体管,所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元,所述传输晶体管形成在所述硅基板上;和钉扎层,所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
[0017]所述电荷累积单元形成为具有η型半导体区域和P型半导体区域,所述η型半导体区域形成在所述硅基板中以具有第一深度,且所述P型半导体区域形成在所述硅基板中以具有第二深度,所述第二深度比所述第一深度更靠近所述栅极电极。
[0018]所述η型半导体区域是通过在所述硅基板上注入η型杂质离子注入形成的,且所述P型半导体区域是由所述钉扎层形成的。
[0019]所述η型杂质离子是在所述栅极电极形成在所述硅基板上之后在所述硅基板上被注入的。
[0020]所述固态成像装置还包括侧壁,所述侧壁覆盖所述栅极电极。所述P型半导体区域是在所述侧壁形成在所述硅基板上之后通过在所述硅基板上注入P型杂质离子注入形成的。
[0021]所述钉扎层包括基于铪(Hf)的绝缘膜和基于铝(Al)的绝缘膜中的一种。
[0022]所述钉扎层在所述栅极端处直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
[0023]所述固态成像装置还可以包括侧壁,所述侧壁覆盖所述栅极电极。所述钉扎层在包括所述栅极端在内的所述侧壁的下方直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
[0024]根据本发明的第二实施例,提出了一种电子装置,所述电子装置包括固态成像装置,所述固态成像装置包括:电荷累积单元,所述电荷累积单元用于累积经光电转换的电荷,所述电荷累积单元形成在硅基板上;信号电压检测单元,所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电,所述信号电压检测单元形成在所述硅基板上;传输晶体管,所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元,所述传输晶体管形成在所述硅基板上;和钉扎层,所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
[0025]在本发明的第一和第二实施例中,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
[0026]根据本发明,可以在保持良好的传输特性的同时减小暗电流。
[0027]如在附图中所示,根据下方的本发明的最佳方式实施例的详细说明,本发明的这些和其他目的、特征和优势将变得更加明显。
【专利附图】

【附图说明】
[0028]图1图示了现有的固态成像装置的传感器单元的构造示例;
[0029]图2图示了本发明的固态成像装置的传感器单元的实施例的构造示例;
[0030]图3用于说明图2所示的传感器单元的制造方法;
[0031]图4用于说明图2所示的传感器单元的制造方法;
[0032]图5用于说明图2所示的传感器单元的制造方法;
[0033]图6用于说明图2所示的传感器单元的制造方法;
[0034]图7用于说明图2所示的传感器单元的制造方法;
[0035]图8用于说明图2所示的传感器单元的制造方法;
[0036]图9用于说明图2所示的传感器单元的制造方法;
[0037]图10用于说明图2所示的传感器单元的制造方法;
[0038]图11用于说明图2所示的传感器单元的制造方法;
[0039]图12用于说明图2所示的传感器单元的制造方法;
[0040]图13用于说明图2所示的传感器单元的制造方法;
[0041]图14用于说明图2所示的传感器单元的制造方法;
[0042]图15图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例;
[0043]图16图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例;
[0044]图17图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例;
[0045]图18图示了本发明的固态成像装置的示意性构造;和
[0046]图19是图示了本发明的作为电子装置的相机装置的构造示例的方框图。
【具体实施方式】
[0047]在下文中,将参照附图对本发明的实施例进行说明。
[0048]首先,将说明现有技术中的问题。[0049]一般而言,固态成像装置通过包括作为传感器单元主要部分的光电二极管(PD)等的光接收元件从光接收表面接收入射光、将该光进行光电转换、将产生的电荷传输到FD(浮动扩散部)、检测信号电压、之后将该信号电压放大、且依次输出经过放大的电压。
[0050]作为固态成像装置的构造示例,形成有传感器单元,该传感器单元包括通过将第一导电型杂质离子注入到第二导电型半导体层中而形成的信号电荷累积层(在下文中,被称作第一传感器区域),且在该传感器单元中,作为第二导电型半导体层的P型杂质(P型阱)形成在η型硅基板(第一导电型半导体基板)上。通过接收光且将该光进行光电转换而获得的彳目号电荷累积在/[目号电荷累积层上。
[0051 ] 已知的是,在固态成像装置中,光电二极管的晶体缺陷或光电二极管与它的上层(即,绝缘膜)之间的界面的界面状态是暗电流的来源。作为防止由界面状态导致的暗电流的产生的方法,已知的是例如掩埋型光电二极管结构和HAD (空穴累积二极管)结构。
[0052]在HAD结构中,形成有第一导电型(例如,η型)半导体区域,并且具有高杂质浓度且用于减小暗电流的第二导电型(P型,与先前的示例相比)浅半导体区域形成在η型半导体区域的表面(即,η型半导体区域与绝缘膜之间的界面)的附近。
[0053]在制造HAD结构的方法中,一般地,通过离子注入作为P型杂质的硼B或氟化硼(二溴化硼)BF2且施加退火处理(热处理),在绝缘膜与用于构成光电二极管的η型半导体区域之间的界面附近形成P型半导体区域。
[0054]然而,在将HAD结构用于传感器单元(光电转换区域)的固态成像装置中,为了将信号电荷完全地传输到FD (浮动扩散部),使η型信号电荷累积层成为如下部分的分布设计是必要的,其中在该部分处,具有HAD结构的半导体基板的表面侧上的信号电荷是浅累积的。原因在于,由于通过传输晶体管的栅极而在基板的表面上形成沟道(电荷传输路径),所以如果信号电荷累积层形成在半导体基板的深位置处,则传输效率下降。因此,期望尽可能在基板的最浅的部分处形成信号电荷累积层。
[0055]具体地,在传输晶体管的栅极电极的与信号电荷累积层接触的端部处,或在信号电荷累积层的与传输晶体管的栅极电极接触的端部附近(在下文中,被称作栅极端),杂质的分布设计是重要的。具体地,在P型杂质的注入量太小的情况下,很可能在栅极端处产生暗电流。另一方面,在P型杂质的注入量太大的情况下,从HAD到FD的电荷传输受到影响。
[0056]具体地,当读取(传输)累积在信号电荷累积层上的信号电荷时,由于MOS晶体管的沟道的电势增加,所以能够调制信号电荷累积层的栅极端的电势。因此,从信号电荷累积层读取信号电荷。然而,在存在为防止暗电流的产生而设置的P型半导体区域的情况下,由于P型半导体区域的电势被固定成基准电势,所以不可能通过栅极电极的电势来调制信号电荷累积层的栅极端的电势。因此,难以完全地读取信号电荷。
[0057]如上所述,在固态成像装置的栅极端处,需要考虑到暗电流和信号电荷的传输特性之间的权衡。
[0058]例如,已知的方法是在η型半导体区域和P型半导体区域之间设置偏移以便保持良好的传输特性。
[0059]图1图示了如下固态成像装置的传感器单元的构造示例,其中,在η型半导体区域与在栅极端处的P型半导体区域之间设置偏移。
[0060]在图1中,显示了具有HAD结构的光电转换区域22与传输晶体管的栅极电极26接触的部分。在该示例中,P型半导体区域23形成在硅基板21的表面附近,硅基板21形成光电转换区域22,且η型半导体区域25形成在P型半导体区域23的下方。
[0061]如图1所示,在η型半导体区域25与ρ型半导体区域23之间设置偏移,其中η型半导体区域25是作为信号电荷累积层而设置的。具体地,η型半导体区域25的右端部远离地位于P型半导体区域23的右端部的右侧,且一直延伸至栅极电极26的下方。
[0062]通过设置上述偏移,能够通过栅极电极26的电势来调制信号电荷累积层的栅极端的电势。相应地,改善了信号电荷的传输特性。
[0063]然而,在设置此类偏移的情况下,需要在将栅极电极26形成在硅基板21上之前注入用于η型半导体区域25的η型杂质离子。因此,制造过程复杂。
[0064]此外,在注入用于ρ型半导体区域23的ρ型杂质离子和注入用于η型半导体区域25的η型杂质离子的情况下,需要以极高的准确度注入离子以便获得上述偏移。实际上,由于对于每个像素来说产生了偏移量的差异性,所以没有太多地改善作为完整产品的固态成像装置中的传输特性。
[0065]鉴于以上原因,期望在容易地改善传输特性的同时减小暗电流。
[0066]图2图示了本发明的固态成像装置的传感器单元的实施例的构造示例。图2所示的传感器单元100包括设置在硅基板111上的光电二极管(PD)、传输晶体管(TG)的栅极电极和浮动扩散部(FD)。
[0067]应注意,假定传感器单元100用作背表面照射型器件。因此,实际上,光接收表面被显示在图2的下侧上,且没有被示出的滤色器和片上透镜安装在光接收表面上。
[0068]具体地,在传感器单元100中,通过传输晶体管的沟道将在ro中经过光电转换而累积的信号电荷传输到FD,且读取信号电压。应注意,传输晶体管的沟道形成在位于传输晶体管(TG)的栅极电极下方的硅基板111的表面附近。
[0069]图2所示的传感器单元100具有HAD结构。在H)的部分处,形成有η型半导体区域121,且ρ型半导体区域122形成在η型半导体区域121上以减小暗电流。具体地,η型半导体区域121形成在硅基板111的深位置处,且P型半导体区域122形成在比η型半导体区域121浅的位置处(更靠近TG的位置)。
[0070]此外,在传感器单元100的H)的右侧上,形成有传输晶体管的栅极电极112。栅极电极112是例如通过形成具有约150nm厚度的多晶硅膜并执行使用光刻图案化(patterning of photolithography)的干法刻蚀(dry etching)而形成的。应注意,在栅极电极的下方,形成有具有大约6nm厚度的栅极绝缘膜113。
[0071]栅极电极112被钉扎层114覆盖。钉扎层114例如是基于铪(Hf)的绝缘膜或基于铝(Al)的绝缘膜。在钉扎层114中,形成有负固定电荷。硅基板111的与钉扎层114接触的表面被固定以充满电子空穴。
[0072]此外,栅极电极112还被侧壁覆盖。该侧壁具有双层结构,且由包括二氧化硅(SiO2)的第一层侧壁115和包括氮化硅(SiN)的第二层侧壁116形成。
[0073]此外,在图2所示的传感器单元100的H)中,在图2的水平方向上,作为信号电荷累积层的η型半导体区域121的右端部的位置几乎与栅极电极112的左端部的位置相同。另一方面,在图2的水平方向上,ρ型半导体区域122的右端部的位置几乎与位于栅极电极112的左侧上的第二层侧壁116的左端部的位置相同。[0074]此外,在图2所示的传感器单元100的H)中,在硅基板111的与钉扎层114接触的表面上,形成有钉扎区域123。这里,钉扎区域123是被固定(钉扎)以充满电子空穴的硅基板111的表面的区域,且以类似于P型半导体区域的方式防止暗电流的产生。能够将钉扎区域123视为某种类型的P型半导体区域。
[0075]在图2的水平方向上,钉扎区域123的右端部的位置几乎与栅极电极112的左端部的位置相同。原因在于,钉扎层114是沿着栅极电极112的形状布置的。
[0076]具体地,在栅极端处,钉扎层114直接形成在硅基板111上,由此在没有注入P型杂质离子的情况下在栅极端处在硅基板111的表面上形成被固定以充满电子空穴的区域。因此,不需要以极高准确度将P型杂质离子注入到栅极端中。
[0077]如上所述,根据本发明,由于不仅形成有通过注入P型杂质离子而形成的P型半导体区域122,而且形成有钉扎区域123,所以可以防止在栅极端处产生暗电流。
[0078]另一方面,钉扎区域123没有一直延伸到栅极电极112的下方,且因此信号电荷的传输不受影响。
[0079]接着,将参照附图3至14对图2所示的传感器单元100的制造方法进行说明。
[0080]首先,如图3所示,制造硅基板111。应注意,从图3的左侧看,在硅基板111上分配PD、TG和FD的区域。
[0081]其次,如图4所示,在硅基板111中形成隔离区域131和光电二极管区域132。通过将P型杂质离子注入硅基板111中来形成隔离区域131,且通过将η型杂质离子注入硅基板111中来形成光电二极管区域132。
[0082]然后,如图5所示,形成栅极电极112。在硅基板111上形成具有大约6nm厚度的栅极绝缘膜113之后,通过例如形成大约150nm厚度的多晶硅膜且执行使用光刻图案化的干法刻蚀来形成栅极电极112。
[0083]接着,如图6所示,形成钉扎层114。钉扎层114是基于铪(Hf)的绝缘膜或基于铝(Al)的绝缘膜,且在钉扎层114中形成负固定电荷。
[0084]例如,通过例如在大约300°C的大气温度下通过使用前体物(precursor)和臭氧气体的ALD (原子层沉积)方法来形成具有5nm至20nm厚度的钉扎层114。
[0085]应注意,形成钉扎层114,由此在硅基板111的与钉扎层114接触的表面上形成被固定以充满电子空穴的针扎区域。
[0086]然后,如图7所示,形成η型半导体区域121。这时,在钉扎层114的上方将η型杂质离子注入硅基板111中。作为η型杂质,使用砷(As)、磷(P)等。η型杂质离子的注入量例如是I X IO12Cm2,且离子的加速能量例如是IOkeV至500keV。
[0087]形成η型半导体区域121,因而经由栅极电极112下方的沟道容易将信号电荷从ro传输到FD。
[0088]此外,在η型半导体区域121上形成钉扎区域123。
[0089]具体地,在栅极端处,直接在硅基板111上形成钉扎层114,因而在没有注入P型杂质离子的情况下在硅基板111的表面上形成被固定以充满电子空穴的区域。因此,没有必要以极高的准确度将P型杂质离子注入栅极端中。
[0090]应注意,尽管图7仅示出了钉扎区域123 (钉扎区域123是硅基板111表面上的H)的区域),实际上,针扎区域也存在于硅基板111表面上的FD的区域中。[0091]接着,如图8所示,形成第一层侧壁115。第一层侧壁115包括二氧化硅(SiO2)且形成为具有约20nm的厚度。
[0092]此外,如图9所示,形成第二层侧壁116。第二层侧壁116包括氮化硅(SiN),且是通过对形成为具有约50nm厚度的SiN膜进行刻蚀而形成的。
[0093]接着,如图10所示,在硅基板111表面上的H)的区域中形成P型半导体区域122。这时,在钉扎层114和第一层侧壁115的上方将ρ型杂质离子注入硅基板111中。这时,ρ型杂质离子的注入量是例如I X IO13Cm2,且离子的加速能量是例如IOkeV至lOOkeV。
[0094]应注意,因为不仅形成ρ型半导体区域122而且形成用于防止暗电流产生的钉扎区域123,所以不必进行用于形成ρ型半导体区域122的离子注入。应注意,因为硅基板111表面上的H)的区域被认为由于在形成第二层侧壁116时的刻蚀而受到损坏,所以有利地形成P型半导体区域122。
[0095]然后,如图11所示,形成层间膜141。这时,例如,通过CMP(化学机械抛光)将形成为具有约500nm厚度的层间膜平坦化。
[0096]之后,如图12所示,将硅基板111和层间膜141反转,且将硅基板111平坦化。
[0097]此外,如图13所示,在图13中的硅基板111的上侧上形成钉扎层117。
[0098]然后,如图14所示,安装滤色器142和片上透镜143,因此形成传感器单元100。
[0099]用这样的方法制造出传感器单元100。如上面参照图7所描述,因为在将栅极电极112形成于硅基板111上之后注入用于形成η型半导体区域121的η型杂质离子,所以制造工艺不复杂。
[0100]此外,如上面参照图10所描述,因为在将第二层侧壁116形成于硅基板111上之后注入用于形成P型半导体区域122的P型杂质离子,所以高浓度的P型杂质离子不在栅极电极112的下方扩散。具体地,第二层侧壁116起到掩膜(mask)的作用。
[0101]如上所述,根据本发明,可以容易地制造如下传感器单元,该传感器单元在防止在栅极端处产生暗电流的同时保持信号电荷的传输特性。
[0102]与此同时,在上面参照图2所述的构造中,虽然钉扎层114在硅基板111表面上广泛地延伸,但是钉扎层114被布置成使得在栅极端处形成钉扎区域123。因此,可以移除钉扎层114的不必要的部分。
[0103]图15图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例。
[0104]在图15所示的传感器单元100中,与图2的情况不同的是,在硅基板111的位于侧壁的下方的那些部分之外的部分中,移除钉扎层114。例如,如果当如上面参照图9所描述的那样形成第二层侧壁116时刻蚀了 SiN膜且刻蚀了钉扎层114,那么如图15所示那样移除钉扎层114的不必要的部分。
[0105]在图15的情况下,在栅极端处,钉扎层114也直接形成在硅基板111上,因而在没有注入P型杂质离子的情况下在栅极端处的硅基板111的表面上形成被固定以充满电子空穴的区域。因此,没有必要以极高的准确度将P型杂质离子注入栅极端中。
[0106]如上所述,在图15所示的构造中,同样可以防止在栅极端处产生暗电流,因为不仅形成有通过注入P型杂质离子而形成的P型半导体区域122,而且形成有钉扎区域123。
[0107]另一方面,钉扎区域123没有一直延伸到栅极电极112的下方,且因此信号电荷的传输不受影响。[0108]或者,可以移除侧壁下方的钉扎层114。
[0109]图16图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例。
[0110]在图16所示的传感器单元100中,与图2或图15的情况不同的是,在栅极电极112的侧表面之外的部分中,移除钉扎层114。例如,如果在如上面参照图6所述那样形成钉扎层114之后在栅极电极112的侧表面的部分之外刻蚀了钉扎层114,那么如图16所示那样移除钉扎层114的不必要的部分。
[0111]应注意,在图16所示的构造中,钉扎区域123形成在栅极端的极窄的区域中。
[0112]在图16的情况下,在栅极端处,钉扎层114也直接形成在硅基板111上,因而在没有注入P型杂质离子的情况下在栅极端处的硅基板111的表面上形成被固定以充满电子空穴的区域。因此,没有必要以极高的准确度将P型杂质离子注入栅极端中。
[0113]如上所述,在图16所示的构造中,也可以防止在栅极端处产生暗电流,因为不仅形成有通过注入P型杂质离子而形成的P型半导体区域122,而且形成有钉扎区域123。
[0114]另一方面,钉扎区域123没有一直延伸到栅极电极112的下方,且因此信号电荷的传输不受影响。
[0115]或者,钉扎层114可以形成在硅基板111的整个表面上。
[0116]图17图示了本发明的固态成像装置的传感器单元的另一个实施例的构造示例。
[0117]在图17所示的传感器单元100中,与在图2中的情况不同的是,钉扎层114并不形成在栅极电极112的侧表面上,而是形成在硅基板111的整个表面上。
[0118]例如,如果在如上面参照图4所述那样形成隔离区域131和光电二极管区域132之后,在硅基板111的整个表面上形成钉扎层114,然后形成栅极电极112,那么能够形成如图17中所示的传感器单元100。
[0119]在图17所示的构造中,可以不设置栅极绝缘膜113,且使用钉扎层114代替栅极绝缘膜。
[0120]如上所述,与图2、图15或图16所示的构造相比,图17所示的构造容易制造。
[0121]此外,通过使用图17所示的构造,能够减小复位晶体管(未示出)和选择晶体管(未示出)的栅极端子的面积,且因此能够增加放大晶体管的栅极端子的面积。
[0122]在用于在硅基板上构成单元像素的区域中,设置有被称为所谓像素晶体管的复位晶体管、选择晶体管和放大晶体管。因为用于构成单元像素的面积极小,所以这些像素晶体管的栅极端子的面积总和也受到限制。为了改善像素信号的输出特性,通常期望增加放大晶体管的栅极端子的面积且减小复位晶体管和选择晶体管的栅极端子的面积。
[0123]然而,如果缩短栅极端子的长度来减小复位晶体管和选择晶体管的栅极端子的面积,那么元件的纵横比接近I,且导致短沟道效应(short channel effect)。如果导致短沟道效应,那么减小了晶体管的驱动电压的阈值,且变得难以控制晶体管的驱动。
[0124]在使用如图17所示构造的情况下,不设置栅极绝缘膜113,但是也在复位晶体管和选择晶体管的栅极端子的下方形成钉扎层114,其中该复位晶体管和选择晶体管形成在硅基板114上。相应地,即使缩短了复位晶体管和选择晶体管的栅极端子的长度,也可以防止短沟道效应的产生。
[0125]此外,在图17所示的构造中,也可以防止在栅极端处产生暗电流,因为不仅形成有通过注入P型杂质离子而形成的P型半导体区域122,而且形成有钉扎区域123。[0126]应注意,在图17所示的构造的情况下,与图2、图15或图16所示的构造相比,信号电荷的传输特性变劣,因为钉扎区域123延伸到栅极电极112的下方。
[0127]图18图示了本发明的固态成像装置的示意构造。固态成像装置200被构造为例如CMOS图像传感器。
[0128]图18所示的固态成像装置200包括像素区域(所谓的像素阵列)203和外围电路单元,在像素区域203中,多个包括光电转换单元的像素202以二维阵列形式有规律地布置在半导体基板211 (例如,硅基板)上。
[0129]每个像素202能够被构造为单元像素。此外,像素202能够具有共用的像素结构。
[0130]像素202包括传感器单元和多个像素晶体管(所谓MOS晶体管),例如,传感器单元主要包括光电二极管。多个像素晶体管中的每一个像素晶体管可包括例如三个晶体管,即传输晶体管、复位晶体管和放大晶体管。或者,像素晶体管可以包括四个晶体管,即上述的三种晶体管加上选择晶体管。
[0131]作为像素202中的传感器单元的构造,能够使用图2、图15、图16或图17所示的构造。
[0132]外围电路单元包括垂直驱动电路204、列信号处理电路205、水平驱动电路206、输出电路207和控制电路208等等。
[0133]控制电路208接收用于命令操作方式等的输入时钟和数据,且输出诸如固态成像装置的有关内部信息等数据。具体地,根据垂直同步信号、水平同步信号和主时钟,控制电路208产生作为垂直驱动电路204、列信号处理电路205和水平驱动电路206等的操作基准的时钟信号或控制信号。然后,控制电路208将这些信号输出到垂直驱动电路204、列信号处理电路205和水平驱动电路206等。
[0134]垂直驱动电路204包括例如移位寄存器,其选择像素驱动线、提供用于驱动像素到所选像素驱动线的脉冲、并逐行地驱动像素。具体地,垂直驱动电路204在垂直方向上逐行地依次选择性地扫描像素区域203中的每个像素202,且通过垂直信号线209将基于根据在作为每个像素202的光电转换单元的光电二极管中接收到的光量而产生的信号电荷的像素信号提供到列信号处理电路205。
[0135]列信号处理电路205是针对每一列像素202布置的,例如,列信号处理电路205针对每个像素列对从像素202的行中输出的信号执行噪声去除等信号处理。具体地,列信号处理电路205进行诸如信号放大、AD转换和用于去除像素202的唯一固定模式噪声的CDS等信号处理。在列信号处理电路205的输出级中,设置有连接在列信号处理电路205与水平信号线210之间的水平选择开关(未示出)。
[0136]水平驱动电路206包括例如移位寄存器,其通过依次输出水平扫描脉冲来连续地选择每个列信号处理电路205,并使每个列信号处理电路205将像素信号输出到水平信号线 210。
[0137]输出电路207对通过水平信号线210从每个列信号处理电路205依次提供的信号进行信号处理,并然后输出该信号。例如,可以只进行缓冲,或进行黑电平调整、列差异校正和各种类型的数字信号处理等。输入/输出端子212与外部交换信号。
[0138]如上所述,因为固态成像装置200在像素202中包括本发明的传感器单元100,所以可以在保持信号电荷的传输特性的同时防止暗电流的产生,且可以捕获高质量的图像。此外,如上所述,因为本发明的传感器单元100容易制造,所以可以减小固态成像装置200的成本。
[0139]此外,本发明并不限于应用于诸如图像传感器等固态成像装置。具体地,本发明能够应用于使用固态成像装置作为图像捕获单元(光电转换单元)的普通电子装置,例如包括数码照相机和摄像机的成像装置、具有成像功能的便携式终端装置和使用固态成像装置作为图像读取单元的复印机等。
[0140]图19是图示了本发明的作为电子装置的相机装置的构造示例的方框图。
[0141]图19所示的相机装置600包括具有镜头组等的光学单元601、使用上述像素202的构造的固态成像装置(成像器件)602、和作为相机信号处理电路的DSP电路603。此外,相机装置600还包括巾贞存储器604、显示单元605、记录单元606、操作单元607和电源单元608。DSP电路603、帧存储器604、显示单元605、记录单元606、操作单元607和电源单元608通过总线609彼此连接。
[0142]光学单元601捕获来自对象的入射光(图像光),且在固态成像装置602的成像面上形成图像。固态成像装置602将通过光学单元601而成像在成像面上的入射光的数量转换为每个像素的电信号,且作为像素信号输出该信号。作为固态成像装置602,能够使用根据上面参照图18所述的实施例的固态成像装置200。
[0143]例如,显示单元605包括诸如液晶面板和有机EL (电发光)面板等面板显示装置,且显示由固态成像装置602捕获的动态或静态图像。记录单元606将由固态成像装置602捕获的动态或静态图像记录在诸如录像带和DVD (数字通用光盘)等记录介质中。
[0144]操作单元607响应于用户的操作来命令相机装置600的各种功能的操作。电源单元608为供给目标合适地提供作为DSP电路603、帧存储器604、显示单元605、记录单元606和操作单元607的操作单元的各种电源。
[0145]此外,本发明并不限于应用于检测入射可见光量分布且将它捕获作为图像的固态成像元件,且能够应用于捕获入射红外线、X-射线、微粒等的量分布作为图像的固态成像元件,以及在广义上的普通固态成像元件(物理量分布检测装置),例如,检测另一物理量(例如,压力和电容)的分布且将它捕获作为图像的指纹检测传感器。
[0146]此外,本发明的实施例并不限于上述实施例,而且在没有脱离本发明的主旨的情况下能够做出各种修改。
[0147]应注意,本发明也可以采取下方的构造。
[0148](I) 一种固态成像装置,其包括:
[0149]电荷累积单元,所述电荷累积单元用于累积经光电转换的电荷,所述电荷累积单元形成在硅基板上;
[0150]信号电压检测单元,所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电压,所述信号电压检测单元形成在所述硅基板上;
[0151]传输晶体管,所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元,所述传输晶体管形成在所述硅基板上;和
[0152]钉扎层,所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。[0153](2)根据(I)中所述的固态成像装置,其中,
[0154]所述电荷累积单元形成为具有η型半导体区域和ρ型半导体区域,所述η型半导体区域形成在所述硅基板中以具有第一深度,且所述P型半导体区域形成在所述硅基板中以具有第二深度,所述第二深度比所述第一深度更靠近所述栅极电极。
[0155](3)根据⑵中所述的固态成像装置,其中,
[0156]所述η型半导体区域是通过在所述硅基板上注入η型杂质离子形成的,且
[0157]所述ρ型半导体区域是由所述钉扎层形成的。
[0158](4)根据(3)中所述的固态成像装置,其中,
[0159]所述η型杂质离子是在所述栅极电极形成在所述硅基板上之后在所述硅基板上被注入的。
[0160](5)根据⑵中所述的固态成像装置,还包括:
[0161]侧壁,所述侧壁覆盖所述栅极电极,
[0162]其中,所述ρ型半导体区域是在所述侧壁形成在所述硅基板上之后通过在所述硅基板上注入P型杂质离子形成的。
[0163](6)根据⑴至(5)中任一项所述的固态成像装置,其中,
[0164]所述钉扎层包括基于铪(Hf)的绝缘膜和基于铝(Al)的绝缘膜中的一种。
[0165](7)根据⑴至(6)中任一项所述的固态成像装置,其中,
[0166]所述钉扎层在所述栅极端处直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
[0167](8)根据⑴至(7)中任一项所述的固态成像装置,还包括:
[0168]侧壁,所述侧壁覆盖所述栅极电极,
[0169]其中,所述钉扎层在包括所述栅极端在内的所述侧壁的下方直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
[0170](9) 一种电子装置,其包括:
[0171]固态成像装置,所述固态成像装置包括:
[0172]电荷累积单元,所述电荷累积单元用于累积经光电转换的电荷,所述电荷累积单元形成在硅基板上;
[0173]信号电压检测单元,所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电,所述信号电压检测单元形成在所述硅基板上;
[0174]传输晶体管,所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元,所述传输晶体管形成在所述硅基板上;和
[0175]钉扎层,所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
[0176]本申请要求享有于2012年10月9日提交的日本在先专利申请JP2012-223854的优先权,将该日本优先权申请的全部内容以引用的方式并入本文。
[0177]本领域技术人员应当理解,依据设计要求和其他因素,可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
【权利要求】
1.一种固态成像装置,其包括: 电荷累积单元,所述电荷累积单元用于累积经光电转换的电荷,所述电荷累积单元形成在硅基板上; 信号电压检测单元,所述信号电压检测单元用于检测与所述电荷累积单元中所累积的所述电荷相对应的信号电压,所述信号电压检测单元形成在所述硅基板上; 传输晶体管,所述传输晶体管用于将所述电荷累积单元中所累积的所述电荷传输到所述信号电压检测单元,所述传输晶体管形成在所述硅基板上;和 钉扎层,所述钉扎层用于钉扎所述硅基板的表面使得所述表面被充满电子空穴,所述钉扎层在栅极端处直接形成在所述硅基板上,其中在所述栅极端处,所述传输晶体管的栅极电极与所述电荷累积单元在所述硅基板上彼此接触。
2.根据权利要求1所述的固态成像装置,其中, 所述电荷累积单元形成为具有η型半导体区域和P型半导体区域,所述η型半导体区域形成在所述硅基板中以具有第一深度,且所述P型半导体区域形成在所述硅基板中以具有第二深度,所述第二深度比所述第一深度更靠近所述栅极电极。
3.根据权利要求2所述的固态成像装置,其中, 所述η型半导体区域是通过在所述硅基板上注入η型杂质离子形成的,且 所述P型半导体区域是由所述钉扎层形成的。
4.根据权利要求3所述的固态成像装置,其中, 所述η型杂质离子是在所述栅极电极形成在所述硅基板上之后在所述硅基板上被注入的。
5.根据权利要求2所述的固态成像装置,其还包括: 侧壁,所述侧壁覆盖所述栅极电极, 其中,所述P型半导体区域是在所述侧壁形成在所述硅基板上之后通过在所述硅基板上注入P型杂质离子形成的。
6.根据权利要求1-5中任一项所述的固态成像装置,其中, 所述钉扎层包括基于铪的绝缘膜和基于铝的绝缘膜中的一种。
7.根据权利要求1-5中任一项所述的固态成像装置,其中, 所述钉扎层在所述栅极端处直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
8.根据权利要求1-4中任一项所述的固态成像装置,其还包括: 侧壁,所述侧壁覆盖所述栅极电极, 其中,所述钉扎层在包括所述栅极端在内的所述侧壁的下方直接形成在所述硅基板上,并且所述钉扎层形成在所述栅极电极的侧表面上。
9.一种电子装置,其包括前述权利要求1-8中任一项所述的固态成像装置。
【文档编号】H01L27/146GK103715213SQ201310460290
【公开日】2014年4月9日 申请日期:2013年9月30日 优先权日:2012年10月9日
【发明者】菊池善明 申请人:索尼公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1