一种沟槽式肖特基二极管结构及其制备方法
【专利摘要】本发明提供一种沟槽式肖特基二极管结构及其制备方法，所述沟槽式肖特基二极管结构至少包括：第一导电类型的衬底；多个沟槽结构，包括形成于所述衬底中的多个沟槽、结合于各该沟槽表面的介质层、以及填充于各该沟槽内的导电材料；其中，相邻两个沟槽结构之间的衬底表面包含有凹弧面；金属半导体化合物，形成于所述衬底表面；正面电极层，覆盖于所述金属半导体化合物及沟槽结构表面。本发明通过工艺改进，衬底表面的肖特基势垒层包括凹弧面结构，比起常规的平面形结构面积大大增大，从而有效降低正向压降VF，提高了器件性能。本发明的结构及制备方法简单，效果显著，适用于工业生产。
【专利说明】一种沟槽式肖特基二极管结构及其制备方法
【技术领域】
[0001]本发明涉及一种半导体器件及其制备方法，特别是涉及一种沟槽式肖特基二极管结构及其制备方法。
【背景技术】
[0002]随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。
[0003]现有的肖特基二极管一般是贵金属(金、银、铝、钼等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体朝向贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属向N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。
[0004]可见，肖特基二极管是基于金属和半导体接触的整流特性进行工作的多数载流子器件，具有正向压降低、反向恢复电流小、开关速度快、噪声系数小、功耗低等特点，目前广泛应用于开关电源、变频器、驱动器等领域。
[0005]常规的沟槽式肖特基二极管结构如图1所示，为了有利于说明，图中各层厚度未按实际比例绘制，并且背晶的金属层未画出。该槽式肖特基二极管结构包括N型衬底101(其表面为平面)、N型重掺杂层102、间隔形成于所述N型衬底中的多个沟槽结构104、形成于所述N型重掺杂层表面的金属硅化物103以及制作于上述结构表面的正面电极105。由图可知，常规的沟槽式肖特基二极管的金属-半导体接触是平面型的，即金-半接触有效面积是总面积扣除沟槽所占面积。
[0006]由于传统的平面肖特基二极管的反向偏压较低、反向漏电流偏大，目前主要被沟槽式肖特基二极管所替代。沟槽式肖特基二极管在反偏时相邻沟槽间耗尽区会发生夹断，从而有效增大反向偏压VR、减小反向漏电流IR。
[0007]肖特基二极管还有一个非常重要的直流参数，即正向压降VF，该参数希望越小越好，以增大正向电流。调节VF的方法一般通过精确调节肖特基势垒性能来实现，但这种方法比较复杂和困难。另外，如果能在单位面积增大有效的肖特基接触面积，同样也能有效降低VF0
【发明内容】
[0008]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽式肖特基二极管结构及其制备方法，用于解决现有技术中沟槽式肖特基二极管的正向压降VF难以降低等问题。
[0009]为实现上述目的及其他相关目的，本发明提供一种沟槽式肖特基二极管结构，至少包括:
[0010]第一导电类型的衬底；
[0011]多个沟槽结构，包括形成于所述衬底中的多个沟槽、结合于各该沟槽表面的介质层、以及填充于各该沟槽内的导电材料；其中，相邻两个沟槽结构之间的衬底表面包含有凹弧面；
[0012]金属半导体化合物，形成于所述衬底表面；
[0013]正面电极层，覆盖于所述金属半导体化合物及沟槽结构表面。
[0014]作为本发明的沟槽式肖特基二极管结构的一种优选方案，还包括第一导电类型的重掺杂层，形成于所述衬底表层，且其厚度大于所述金属半导体化合物的厚度。
[0015]作为本发明的沟槽式肖特基二极管结构的一种优选方案，所述第一导电类型为N型导电类型或P型导电类型。
[0016]作为本发明的沟槽式肖特基二极管结构的一种优选方案，所述凹弧面的宽度为相邻两个沟槽结构之间宽度的30%?100%。
[0017]进一步地，所述凹弧面的宽度为相邻两个沟槽结构之间宽度的70%?90%。
[0018]作为本发明的沟槽式肖特基二极管结构的一种优选方案，所述衬底为硅衬底、锗硅衬底、锗衬底或II1- V族化合物衬底；所述介质层为Si02、Si0N、高K介质的一种或组合；所述导电材料为多晶硅、无定形硅、金属的一种或组合。
[0019]本发明还提供一种沟槽式肖特基二极管结构的制备方法，至少包括以下步骤:
[0020]I)提供第一导电类型的衬底，于所述衬底中形成多个间隔排列的沟槽，于所述沟槽表面形成介质层，并于所述沟槽内沉积导电材料；
[0021]2)制作于相邻两个沟槽之间具有刻蚀窗口的掩膜层，藉由各该刻蚀窗口对所述衬底进行各向同性刻蚀，以于所述衬底表面刻蚀出凹弧面，接着去除所述掩膜层；
[0022]3 )于所述衬底表面沉积肖特基金属，并通过热处理的方法使其与所述衬底反应形成金属半导体化合物；
[0023]4)于上述结构表面制作正面电极层。
[0024]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，步骤2)之后还包括步骤:对所述衬底进行第一导电类型离子注入，以于所述衬底表层形成第一导电类型的重掺杂层。
[0025]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，所述第一导电类型为N型导电类型或P型导电类型。
[0026]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，所述刻蚀窗口的宽度为相邻两个沟槽结构之间宽度的30%?100%。
[0027]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，所述金属半导体化合物中的金属包括T1、TiN, Al、Au、Ag、Pt、Pb、W、N1、Co的一种或多种。
[0028]本发明还提供一种沟槽式肖特基二极管结构的制备方法，至少包括以下步骤:[0029]I)提供第一导电类型的衬底，于所述衬底中形成具有多个间隔排列窗口的氮化硅层，通过选择性氧化工艺对各该窗口中的衬底进行热氧化，形成下表面为凸弧面的多个氧化层；
[0030]2)去除所述氮化硅层，以所述多个氧化层为掩膜对所述衬底进行干法刻蚀，以于所述衬底中形成多个间隔排列的沟槽；
[0031]3)去除各该氧化层，露出相邻沟槽之间的衬底的凹弧面表面；
[0032]4)制作出结合于各该沟槽表面的介质层及填充于各该沟槽内的导电材料；
[0033]5 )于所述衬底表面沉积肖特基金属，并通过热处理的方法使其与所述衬底反应形成金属半导体化合物；
[0034]6)于上述结构表面制作正面电极层。
[0035]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，步骤4)之后还包括步骤:对所述衬底进行第一导电类型离子注入，以于所述衬底表层形成第一导电类型的重掺杂层。
[0036]作为本发明的沟槽式肖特基二极管结构的制备方法的一种优选方案，所述第一导电类型为N型导电类型或P型导电类型。
[0037]如上所述，本发明提供一种沟槽式肖特基二极管结构及其制备方法，所述沟槽式肖特基二极管结构至少包括:第一导电类型的衬底；多个沟槽结构，包括形成于所述衬底中的多个沟槽、结合于各该沟槽表面的介质层、以及填充于各该沟槽内的导电材料；其中，相邻两个沟槽结构之间的衬底表面包含有凹弧面；金属半导体化合物，形成于所述衬底表面；正面电极层，覆盖于所述金属半导体化合物及沟槽结构表面。本发明通过工艺改进，衬底表面的肖特基势垒层包括凹弧面结构，比起常规的平面形结构面积大大增大，从而有效降低正向压降VF，提高了器件性能。本发明的结构及制备方法简单，效果显著，适用于工业生产。
【专利附图】
【附图说明】
[0038]图1显示为现有技术中的一种沟槽式肖特基二极管结构的结构示意图。
[0039]图2显示为本发明的沟槽式肖特基二极管结构的结构示意图。
[0040]图3?图8显示为本发明实施例2中的沟槽式肖特基二极管结构的制备方法各步骤所呈现的结构示意图。
[0041]图9?图16显示为本发明实施例3中的沟槽式肖特基二极管结构的制备方法各步骤所呈现的结构示意图。
[0042]元件标号说明
[0043]
【权利要求】
1.一种沟槽式肖特基二极管结构，其特征在于，至少包括: 第一导电类型的衬底； 多个沟槽结构，包括形成于所述衬底中的多个沟槽、结合于各该沟槽表面的介质层、以及填充于各该沟槽内的导电材料；其中，相邻两个沟槽结构之间的衬底表面包含有凹弧面； 金属半导体化合物，形成于所述衬底表面； 正面电极层，覆盖于所述金属半导体化合物及沟槽结构表面。
2.根据权利要求1所述的沟槽式肖特基二极管结构，其特征在于:还包括第一导电类型的重掺杂层，形成于所述衬底表层，且其厚度大于所述金属半导体化合物的厚度。
3.根据权利要求1或2所述的沟槽式肖特基二极管结构，其特征在于:所述第一导电类型为N型导电类型或P型导电类型。
4.根据权利要求1或2所述的沟槽式肖特基二极管结构，其特征在于:所述凹弧面的宽度为相邻两个沟槽结构之间宽度的30%~100%。
5.根据权利要求 4所述的沟槽式肖特基二极管结构，其特征在于:所述凹弧面的宽度为相邻两个沟槽结构之间宽度的70%~90%。
6.根据权利要求1或2所述的沟槽式肖特基二极管结构，其特征在于:所述衬底为硅衬底、锗硅衬底、锗衬底或II1- V族化合物衬底；所述介质层为Si02、Si0N、高K介质的一种或组合；所述导电材料为多晶硅、无定形硅、金属的一种或组合。
7.—种沟槽式肖特基二极管结构的制备方法，其特征在于:至少包括以下步骤: 1)提供第一导电类型的衬底，于所述衬底中形成多个间隔排列的沟槽，于所述沟槽表面形成介质层，并于所述沟槽内沉积导电材料； 2)制作于相邻两个沟槽之间具有刻蚀窗口的掩膜层，藉由各该刻蚀窗口对所述衬底进行各向同性刻蚀，以于所述衬底表面刻蚀出凹弧面，接着去除所述掩膜层； 3)于所述衬底表面沉积肖特基金属，并通过热处理的方法使其与所述衬底反应形成金属半导体化合物； 4)于上述结构表面制作正面电极层。
8.根据权利要求7所述的沟槽式肖特基二极管结构的制备方法，其特征在于:步骤2)之后还包括步骤:对所述衬底进行第一导电类型离子注入，以于所述衬底表层形成第一导电类型的重掺杂层。
9.根据权利要求7或8所述的沟槽式肖特基二极管结构的制备方法，其特征在于:所述第一导电类型为N型导电类型或P型导电类型。
10.根据权利要求7或8所述的沟槽式肖特基二极管结构的制备方法，其特征在于:所述刻蚀窗口的宽度为相邻两个沟槽结构之间宽度的30%~100%。
11.根据权利要求7或8所述的沟槽式肖特基二极管结构的制备方法，其特征在于:所述金属半导体化合物中的金属包括T1、TiN, Al、Au、Ag、Pt、Pb、W、N1、Co的一种或多种。
12.—种沟槽式肖特基二极管结构的制备方法，其特征在于:至少包括以下步骤: I)提供第一导电类型的衬底，于所述衬底中形成具有多个间隔排列窗口的氮化娃层，通过选择性氧化工艺对各该窗口中的衬底进行热氧化，形成下表面为凸弧面的多个氧化层；2)去除所述氮化硅层，以所述多个氧化层为掩膜对所述衬底进行干法刻蚀，以于所述衬底中形成多个间隔排列的沟槽； 3)去除各该氧化层，露出相邻沟槽之间的衬底的凹弧面表面； 4)制作出结合于各该沟槽表面的介质层及填充于各该沟槽内的导电材料； 5)于所述衬底表面沉积肖特基金属，并通过热处理的方法使其与所述衬底反应形成金属半导体化合物； 6)于上述结构表面制作正面电极层。
13.根据权利要求12所述的沟槽式肖特基二极管结构的制备方法，其特征在于:步骤4)之后还包括步骤:对所述衬底进行第一导电类型离子注入，以于所述衬底表层形成第一导电类型的重掺杂层。
14.根据权利要求12或13所述的沟槽式肖特基二极管结构的制备方法，其特征在于:所述第一导电类型为N型导电类型或P型导电类型。
【文档编号】H01L21/329GK103646967SQ201310574660
【公开日】2014年3月19日 申请日期:2013年11月14日 优先权日:2013年11月14日
【发明者】黄晓橹, 沈健, 陈逸清 申请人:中航（重庆）微电子有限公司