固态成像装置、固态成像装置的制造方法和电子设备的制作方法
【专利摘要】提供一种固态成像装置，所述固态成像装置包括光电转换从半导体基板的后表面侧入射的光的多个光电转换区域、形成在布置成矩阵形状的多个光电转换区域之间的元件隔离区域以及形成在元件隔离区域的上表面上的屏蔽件。元件隔离区域具有高杂质浓度连接到屏蔽件的至少一部分的高杂质浓度区域。
【专利说明】固态成像装置、固态成像装置的制造方法和电子设备
【技术领域】
[0001]本公开涉及固态成像装置，固态成像装置的制造方法以及电子设备，特别是涉及能在后表面照明型固态成像装置中改进光接收灵敏度的固态成像装置、固态成像装置的制造方法以及电子设备。
【背景技术】
[0002]后表面照射型固态成像装置中光从半导体基板的后表面侧入射。例如，JP2008-300614A提出了这样的后表面辐照型固态成像装置的技术，其通过将屏蔽件的光入射表面侧连接到接地电路而抑制围绕屏蔽件的有源层之间产生电荷。
【发明内容】
[0003]然而，因为在JP2008-300614A的技术中P-型扩散层形成在光入射表面侧的整个界面上，所以存在灵敏度降低的风险。
[0004]本公开通过考虑这样的情形而实现，并且可改进后表面照射型固态成像装置中的光接收灵敏度。
[0005]根据本公开的第一实施例，提供一种固态成像装置，其包括光电转换从半导体基板的后表面侧入射的光的多个光电转换区域；形成在设置成矩阵形式的多个光电转换区域之间的元件隔离区域；以及形成在元件隔离区域的上表面上的屏蔽件。元件隔离区域具有连接到屏蔽件的至少一部分的高杂质浓度的高杂质浓度区域。
[0006]根据本公开的第二实施例，提供一种固态成像装置的制造方法，其包括形成光电转换从半导体基板的后表面入射的光的多个光电转换区域；在设置成矩阵形状的多个光电转换区域之间的元件隔离区域的后表面侧上形成高杂质浓度区域，该高杂质浓度区域的杂质浓度高于元件隔离区域的杂质浓度；以及在高杂质浓度区域的上表面上形成连接到高杂质浓度区域的屏蔽件。
[0007]根据本公开的第三实施例，提供一种电子设备，其包括固态成像装置，包括:
[0008]多个光电转换区域，所述多个光电转换区域光电转换从半导体基板的后表面侧入射的光；元件隔离区域，所述元件隔离区域形成在设置成矩阵形状的多个光电转换区域之间；以及屏蔽件，所述屏蔽件形成在元件隔离区域的上表面上。所述元件隔离区域具有连接到屏蔽件的至少一部分的高杂质浓度的高杂质浓度区域。
[0009]在本公开的第一至第三实施例中，形成多个光电转换区域，其光电转换从半导体基板的后表面侧入射的光；在以矩阵形状设置的多个光电转换区域之间的元件隔离区域的后表面侧上，以高于元件隔离区域的杂质浓度的更高杂质浓度，形成高杂质浓度区域；以及在连接到高杂质浓度区域的该高杂质浓度区域的上表面上形成屏蔽件。
[0010]固态成像装置和电子设备可以是独立的装置，或者可为结合成另一个装置的模块。
[0011]根据本公开的第一至第三实施例，在后表面照射型固态成像装置中可改进光接收灵敏度。
【专利附图】
【附图说明】
[0012]图1是示出可应用于本公开的固态成像装置的示意性结构的模块图；
[0013]图2是示出像素共享结构示例的示意图；
[0014]图3是描述像素阵列部分的第一像素结构示例的示意图；
[0015]图4是示出其上形成屏蔽件的区域的平面图；
[0016]图5是像素阵列部分的平面图；
[0017]图6是周边电路或外围电路隔离区域和像素阵列部分之间的边界附近的截面结构图；
[0018]图7是现有技术的像素阵列部分的边界附近的截面结构图；
[0019]图8是示出接触部分另一个结构示例的示意图；
[0020]图9是描述像素阵列部分的第二像素结构示例的示意图；
[0021]图10A-C是描述屏蔽件的设置位置的示意图；
[0022]图11是描述像素阵列部分的第三像素结构示例的示意图；
[0023]图12是描述像素阵列部分的第四像素结构示例的示意图；
[0024]图13是描述像素阵列部分的另一个像素结构示例的示意图；
[0025]图14A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；
[0026]图15A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；
[0027]图16A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；
[0028]图17A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；
[0029]图18A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；
[0030]图19A-B是描述可应用于本公开的固态成像装置的制造方法的示意图；以及
[0031]图20是示出作为可应用于本公开的电子设备的成像设备构造示例的模块图。
【具体实施方式】
[0032]在下文，将参考附图详细描述本公开的优选实施例。应注意，在本说明书和附图中，具有基本上相同功能和结构的结构元件使用相同的附图标记表示，并且省略这些结构元件的重复说明。
[0033]在下文，将描述本公开的实施方式(在下文，称为实施例)。描述以如下的顺序进行。
[0034]1.第一实施例(第一像素横截面结构示例)
[0035]2.第二实施例(第二像素横截面结构示例)
[0036]3.第三实施例(第三像素横截面结构示例)
[0037]4.第四实施例(第四像素横截面结构示例)
[0038]<固态成像装置的示意性构造>
[0039]图1示出了可应用于本公开的固态成像装置的示意性构造。
[0040]图1的固态成像装置I构造为在例如采用硅(Si)作为半导体的半导体基板12上具有其上像素2设置成二维阵列形状的像素阵列部分3 ;以及围绕该像素阵列部分3的周边电路或外围电路部分。垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8包括在周边电路部分中。
[0041]像素2的每一个包括作为光电转换元件的光敏二极管和多个像素晶体管。例如，多个像素晶体管由转移晶体管、选择晶体管、复位晶体管和放大晶体管的四个MOS晶体管构成。
[0042]此外，像素2可设定为像素共享结构。该像素共享结构由多个光敏二极管、多个转移晶体管、一个共享浮置扩散(浮置扩散区域)和来自其他像素晶体管的每一个的一个共享像素晶体管构成。就是说，共享像素通过共享构成多个单元像素的光敏二极管和转移晶体管与来自其他像素晶体管的每一个的一个像素晶体管而构成。
[0043]控制电路8接收用输入时钟指定运行模式等的数据，或者输出诸如固态成像装置I的内部信息的数据。也就是说，用作垂直驱动电路4、列信号处理电路5或水平驱动电路6等的运行基础的时钟信号和控制信号，根据垂直同步信号、水平同步信号和主时钟由控制电路8产生。而且，控制电路8输出所产生的时钟信号且控制到垂直驱动电路4、列信号处理电路5和水平驱动电路6的信号。
[0044]垂直驱动电路4，其由移位寄存器构成，例如，选择像素驱动配线10，提供用于驱动像素2的脉冲到所选择的像素驱动配线10，并且由行单元驱动像素2。也就是说，垂直驱动电路4由行单元在垂直方向上顺序选择性地扫描像素阵列部分3的每个像素2，并且通过垂直信号线9基于根据每个像素2的光电转换部分中接收的光量产生的信号电荷提供像素信号到列信号处理电路5。
[0045]一个列信号处理电路5设置在像素2的每一行中，并且执行信号处理，例如由用于每像素行的一行部分的像素2产生的信号的噪声降低。例如，列信号处理电路5执行诸如CDS (关联双取样)和AD转换以去除特定像素的固定图案噪声的信号处理。
[0046]水平驱动电路6，其由移位寄存器构成，例如，通过顺序输出水平扫描脉冲而顺序选择列信号处理电路5的每一个,并且从列信号处理电路5的每一个输出像素信号到水平信号线11。
[0047]输出电路7对从列信号处理电路5的每一个通过水平信号线11顺序提供的信号执行信号处理，并且输出该信号。例如，存在其中输出电路7仅执行缓冲的情况，并且存在其中输出电路7执行各种数字信号处理的情况，例如黑色级别的调整以及列变化纠正。输入/输出端子13执行信号传输到外面以及从外面接收信号。
[0048]如上构成的固态成像装置I是CMOS图像传感器，其被称为列AD系统，其中执行⑶S处理和AD转换处理的列信号处理电路5布置在每个像素行中。
[0049]此外，固态成像装置I是后表面照明型MOS型固态成像装置，其中光从后表面侧入射，后表面侧与半导体基板12上形成有像素晶体管的前表面侧相对。
[0050]<像素共享结构的示例>
[0051]如上所述，像素阵列部分3的像素2可制作为在像素单元中具有光敏二极管和多个像素晶体管的结构，或者可制作为像素单元中仅具有光敏二极管和转移晶体管的像素共享结构，并且与多个像素共享其它像素晶体管。
[0052]在本实施例中，像素阵列部分3的像素2具有如图2所示的像素共享结构。
[0053]也就是说，图2示出了适合于图1的固态成像装置I的像素共享结构。
[0054]在像素阵列部分3中，规则地布置成二维阵列形状的多个像素2在水平方向和垂直方向上重复布置，2x2的4个像素由接收绿(Gr、Gb)光的Gb像素和Gr像素、接收红(R)光的R像素以及接收蓝(B)光的B像素构成，其被称为Bayer设置。
[0055]本实施例的像素共享结构是这样的结构，其中多个像素晶体管，来自水平方向上的2像素和垂直方向上的4像素，共计8像素，由图2中的虚线表示，在多个Bayer设置像素2当中共享。
[0056]具体而言，对于由虚线表示的共享单元的8像素，复位晶体管RST、放大晶体管AMP和选择晶体管SEL共享，并且为像素2的每一个设置转移晶体管TRG。应注意，仅复位晶体管RST、放大晶体管AMP、选择晶体管SEL和转移晶体管TRG的每一个的栅极电极示出在图2中。
[0057]每个像素2的结构中光电转换从半导体基板12的后表面侧入射的光的光电转换区域21由元件隔离区域22隔离。
[0058]<像素的第一横截面结构示例>
[0059]接下来，将参考图3描述像素阵列部分3的像素2的第一结构示例。
[0060]图3示出了在图2的共享单元内设置在水平方向上的两个像素的截面图。
[0061]应注意，图3中的图下侧是半导体基板12的后表面侧，光入射到其上，而图3中图上侧对应于半导体基板12的前表面侧，配线层在其上形成。
[0062]光敏二极管(PD)通过层叠N-型半导体区域31、杂质高于N-型半导体区域31的N-型半导体区域(N+半导体区域)32以及高杂质浓度的P-型半导体区域(P+半导体区域)33而形成在像素2内的光电转换区域21中。
[0063]因此，由于P-型杂质区域不设置在光敏二极管(PD)的光入射侧(图的下侧)上，所以，与其中设置P-型杂质区域的情况相比，固态成像装置I可改进光接收灵敏度。
[0064]光电转换区域21的两侧上的元件隔离区域22形成在P-型半导体区域(P-阱)中。
[0065]高杂质浓度N-型半导体区域(N++半导体区域)34，其变成共享单元的多个像素2通常使用的浮置扩散区域，形成在每个元件隔离区域22的基板前表面侧上，位于设置在水平方向的两个像素2之间。这里，N++半导体区域34的“N++”例如表示杂质浓度高于N+半导体区域32的“N+”。
[0066]转移晶体管TRG的栅极电极36通过栅极绝缘膜35形成在光电转换区域21和元件隔离区域22的上表面(基板前表面侧的表面)上。
[0067]另一方面，P++半导体区域37，其中杂质浓度设定到高于所有元件隔离区域22的P-型半导体区域的浓度，形成在基板后表面侧上元件隔离区域22的每一个的界面附近。这些高杂质浓度P++半导体区域37用作与向其提供O [V]电压的导电屏蔽件38的接触部分，例如如稍后所描述的那些。P++半导体区域37设置为与光电转换区域21的N型半导体区域31分开，以避免诸如灵敏度降低和颜色混合的退化。
[0068]屏蔽件38形成在P++半导体区域37的每一个的下表面上，以便防止光入射而通过其他相邻像素2的滤色器42。因此，屏蔽件38与元件隔离区域22连接的表面由设定具有高杂质浓度的P++半导体区域37覆盖。例如，诸如钨(W)的具有高屏蔽特性的导电构件可用于屏蔽件38。
[0069]例如，由铪的氧化物膜等形成的电荷固定膜(SCF)39和二氧化硅膜(Si02)40例如通过高密度等离子体CVD形成在基板后表面侧其中没有形成屏蔽件38的区域上。二氧化硅膜(Si02)被称为HDP (高密度等离子体)氧化膜。
[0070]此外，屏蔽件38和二氧化硅膜40的整个表面用平坦化膜41覆盖，并且还形成绿(Gr、Gb)、红(R)和蓝(B)之一的滤色器42。
[0071]应注意，尽管图3中省略了示出，但是芯片上透镜143 (图14A-B)另外形成在滤色器42的下侧上。
[0072]如上所述，在固态成像装置I的像素阵列部分3中，导电屏蔽件38直接设置在元件隔离区域22下，元件隔离区域22隔离每个像素2的光敏二极管。而且，导电屏蔽件38连接到P++半导体区域37，这是元件隔离区域22内的调整到更高杂质浓度的区域
[0073]换言之，像素阵列部分3的多个光电转换区域22之间的元件隔离区域22的每一个具有高杂质浓度P++半导体区域37，并且P++半导体区域37直接连接到屏蔽件38。
[0074]<屏蔽件38的平面布置>
[0075]图4是示出形成屏蔽件38的区域的像素阵列部分3的平面图。
[0076]如图4所示，由附加倾斜线表示的屏蔽件38形成格子形状，类似于元件隔离区域22，直接在元件隔离区域22下。
[0077]<像素阵列部分3的平面图>
[0078]图5示出了固态成像装置I的像素阵列部分3的平面图。
[0079]像素阵列部分3包括每个像素2的光电转换区域21在此打开的开口区域51以及OPB (光学黑色)区域52，OPB (光学黑色)区域52是光电转换区域21用元件隔离区域22屏蔽且其中光学黑色水平被检测的区域。
[0080]周边电路或外围电路隔离区域53围绕像素阵列部分3形成。周边电路隔离区域53是隔离像素阵列部分3与周边电路的区域，周边电路或外围电路中设置垂直驱动电路4或列信号处理电路5等。
[0081]如图4所示，像素阵列部分3中布置成格子形状的屏蔽件38形成为达到围绕像素阵列部分3的周边电路隔离区域53，并且在周边电路隔离区域53的接触部分54中连接到半导体基板12的P型半导体区域60 (图6)。
[0082]<像素阵列部分3周围的截面结构图>
[0083]图6示出了周边电路隔离区域53和像素阵列部分3之间的界面附近的截面结构图。
[0084]应注意，图6中与图3相同的部分使用了相同的附图标记，并且任意地省略这些部分的描述。图6中的上下方向与图3的相反，图的上侧变为基板后表面侧(光入射表面侧)，而图的下侧变为基板前表面侧。此外，考虑到整个图纸的可视性，图6中简化了图3的各部分，并且显示了缩小了比例的变化。
[0085]屏蔽件38形成格子形状，如参考图4所描述，类似于开口区域51中的元件隔离区域22。另一方面，因为OPB区域52中屏蔽其上形成光敏二极管(PD)的光电转换区域21也是必须的，所以屏蔽件38形成在光电转换区域21的上表面上。也就是说，整个OPB区域52由屏蔽件38覆盖。
[0086]整个OPB区域52上形成的屏蔽件38类似地形成在周边电路隔离区域53上，并且连接到周边电路隔离区域53的P型半导体区域(P-阱)。周边电路隔离区域53的接触部分54对应于P型半导体区域60连接到屏蔽件38的区域。
[0087]杂质浓度设定到高浓度的P++半导体区域61形成在周边电路隔离区域53的P型半导体区域60的基板前表面侧的界面附近，并且连接到基板前表面侧的配线层的连接导体62。这些连接导体62连接到第一配线层63，第一配线层63连接到周边电路或外围电路64。
[0088]例如，O [V]的电压从周边电路64通过第一配线层63和连接导体62提供到周边电路隔离区域53的P-型半导体区域60。换言之，P型半导体区域60连接到第一配线层63，第一配线层63为周边电路64的接地配线(GND)。
[0089]屏蔽件38通过接触部分54电连接到P型半导体区域60。此外，屏蔽件38还连接到像素阵列部分3的元件隔离区域22内的高杂质浓度P++半导体区域37。
[0090]因此，隔离每个像素2的光电转换区域(PD) 21的元件隔离区域22电连接到作为周边电路64的接地配线(GND)的第一配线层63，并且预定电压(O [V])从周边电路64提供到元件隔离区域22。
[0091]这样，在可应用于本公开的固态成像装置I中，隔离每个像素2的光电转换区域(PD)21的元件隔离区域22从基板后表面侧通过屏蔽件38电连接到周边电路64的接地配线(GND)。这样，因为电压控制到O [V]，所以元件隔离区域22可防止屏幕内的输出因诸如讲波动(well fluctuat1n)现象引起的阴影，讲波动中伴随着施加到像素晶体管的栅极电极的电压的变化，元件隔离区域22的电势发生变化。
[0092]应注意，尽管在上面描述的示例中，0[V]的电压提供到元件隔离区域22，但是例如可施加约-1 [V]的负电压。
[0093]〈现有技术的截面结构图〉
[0094]图7示出了现有技术的像素阵列部分界面附近的截面结构图，以便描述本公开的效果。
[0095]图7对应于图6的部件使用相同的附图标记，并且将仅描述不同的部分。
[0096]在图7所示的现有技术的结构中，屏蔽件71不连接到元件隔离区域22，并且元件隔离区域22从基板前表面侧电连接到作为周边电路64的接地配线(GND)的第一配线层63。
[0097]具体而言，高杂质浓度P++半导体区域37包括在元件隔离区域22的基板前表面侧的界面附近，并且连接到连接导体72。连接导体72通过像素阵列部分3内的第一配线层63连接到第二配线层73，并且第二配线层73在周边电路隔离区域53中通过第一配线层63连接到周边电路64。这样，0[V]的电压从周边电路64提供到元件隔离区域22。
[0098]在这样的现有技术的结构中，用于连接元件隔离区域22和周边电路64的接地配线(GND)的配线层(例如连接导体72和第二配线层73)可能必须在基板前表面侧上，例如如图7中的矩形虚线所示。
[0099]另一方面，在可应用于本公开的固态成像装置I中，由于存在从基板后表面侧通过屏蔽件38到接地配线的电连接，如图6所示，所以可能必须具有用于将元件隔离区域22接地的基板前表面侧的配线层。这样，可提高基板前表面侧的配线布置的自由度。
[0100]<接触部分的另一个示例>
[0101]图8是示出周边电路隔离区域53的接触部分54另一个结构示例的示意图。
[0102]在图8的示例中，周边电路隔离区域53的接触部分54是经由贯通电极81直接连接到第一配线层63的结构，贯通电极81所用的材料与屏蔽件38所用的材料相同。通过这样的贯通电极81，O [V]的电压可从周边电路64提供到屏蔽件38，并且另外地从屏蔽件38提供到元件隔离区域22。
[0103]<像素的第二横截面结构示例>
[0104]接下来，将参考图9描述像素阵列部分3的像素2的第二结构示例。
[0105]图9是像素2的截面图，以与图3的第一结构示例类似方式示出。
[0106]相同的附图标记用到图9与图3中相同的部分，任意地省略这些部分的描述，并且仅描述不同的部分。从下面的图10 (A-C)以后都如此。
[0107]在像素2的第二结构示例中，屏蔽件91A和屏蔽件91B的两种类型的屏蔽件呈现为屏蔽件91。屏蔽件91A连接到元件隔离区域22的高杂质浓度P++半导体区域37，与图3类似。另一方面，屏蔽件91B不连接到元件隔离区域22，并且P++半导体区域37不出现在元件隔离区域22中。
[0108]也就是说，在上面描述的第一结构示例中，像素阵列部分3内布置成格子形状的所有屏蔽件38连接到元件隔离区域22的P++半导体区域37。
[0109]另一方面，在第二结构示例中，像素阵列部分3内布置成格子形状的所有屏蔽件91当中仅屏蔽件91A部分连接到元件隔离区域22的P++半导体区域37。P++半导体区域37用作与导电屏蔽件9IA的接触部分。
[0110]电荷固定膜39和二氧化硅膜40与光电转换区域21类似形成在元件隔离区域22和没有连接到P++半导体区域37的屏蔽件91B之间。
[0111]在第二结构示例中，如上所述，像素阵列部分3内仅屏蔽件91A部分连接到(P++半导体区域37)元件隔离区域22并且接地。
[0112]图10 (A-C)是示出在屏蔽件91A仅与元件隔离区域22的部分接触的情况下连接位置的布置示例的示意图。
[0113]在屏蔽件91A仅与元件隔离区域22的部分接触的情况下，存在与8像素的区域内的至少一个或多个位置接触的情形，该8像素的区域为共享单元。
[0114]图1OA示出了在如图9所示的共享单元的元件隔离区域22内直接在浮置扩散下的区域101处存在接触(设置屏蔽件91A)的示例。
[0115]图1OB示出了在共享单元的元件隔离区域22内直接在共享像素晶体管下的区域102处存在接触(设置屏蔽件91A)的示例。
[0116]图1OC示出了在共享单元的元件隔离区域22内在围绕红(R)像素2的区域103处存在接触(设置屏蔽件91A)的示例。红光是红(R)、绿(G)和蓝(B)当中最长波长的光。由于具有长波长的光在光电转换区域21内很深位置处(远离光入射表面的位置)光电转换，所以难以使光受到P++半导体区域37的影响。因此，屏蔽件91A仅布置在围绕红(R)像素2的区域103处，在红(R)、绿(G)和蓝(B)当中具有最长的波长。
[0117]应注意，图1OA至图1OC的示例是在是共享单元的8像素区域内与至少一个或多个位置接触的示例，并且无需说在这些之外的位置也可能存在接触。
[0118]通过使屏蔽件91A在是共享单元的8像素区域内的至少一个或多个位置与元件隔离区域22接触，屏幕内的输出可防止具有由诸如势阱波动现象引起的阴影，势阱波动中元件隔离区域22的电势随着施加电压的变化而变化，该电压施加到像素晶体管的栅极电极。
[0119]<像素的第三横截面结构示例>
[0120]接下来，将参考图11描述像素阵列部分3的像素2的第三结构示例。
[0121]图11是与图3的第一结构示例类似示出的像素2的截面图。
[0122]在像素2的第三结构示例中，P++半导体区域37不接近于元件隔离区域22和电荷固定膜39之间的界面，并且形成在与电荷固定膜39分隔开的元件隔离区域22内。
[0123]而且，屏蔽件111形成为嵌入元件隔离区域22内，以连接到P++半导体区域37。这样，由于相邻光电转换区域21的N型半导体区域31可由屏蔽件111物理地隔离，所以可改善抑制颜色混合的效果。
[0124]此外，由于屏蔽件111的外面可由是P型半导体区域的元件隔离区域22覆盖，所以可提高抑制黑电流的效果。
[0125]<像素的第四横截面结构示例>
[0126]接下来，将参考图12描述像素阵列部分3的像素2的第四结构示例。
[0127]图12是与图3的第一结构示例类似示出的像素2的截面图。
[0128]在像素2的第四结构示例中，屏蔽件111形成为与上述第三结构示例类似地嵌入。这样，由于相邻光电转换区域21的N型半导体区域31可由屏蔽件111物理地隔离，所以可改善抑制颜色混合的效果。
[0129]而且，屏蔽件111和N型半导体区域31之间的区域由电荷固定膜121形成。这样，由于屏蔽件111的外面可由电荷固定膜121覆盖，所以可提高抑制黑电流的效果。
[0130]应注意，尽管图11和图12所示的第三和第四结构示例是其中存在与上述第一结构示例类似的直接在所有元件隔离区域22下接触的示例，但是也可仅与一部分接触，例如，在上述第二结构示例中。
[0131]应注意，在上述的示例中，屏蔽件38形成为与高杂质浓度P++半导体区域37直接接触。然而，如图13所示，连接到P++半导体区域37的接触部分141通过采用与屏蔽件38不同的导电材料形成；并且通过在接触部分141上形成屏蔽件38，P++半导体区域37和屏蔽件38也可间接连接。
[0132]<固态成像装置的制造方法>
[0133]接下来，将参考图14 (A-B)至图19 (A-B)描述固态成像装置I的制造方法。
[0134]首先，如图14A所示，例如采用硅(Si)的半导体基板151制备为半导体。
[0135]接下来，如图14B所示，作为元件隔离层的P型扩散层152、作为光电转换层的N型扩散层153以及表面钉扎层154形成在半导体基板151中。然后，像素晶体管的源极/漏极区域155、栅极绝缘膜156和栅极电极157形成在半导体基板151的前表面侧上。
[0136]例如，P型扩散层152对应于图13的元件隔离区域22，N型扩散层153对应于图13的N型半导体区域31和N+半导体区域32，并且表面钉扎层154对应于图13的P+半导体区域33。例如，栅极绝缘膜156和栅极电极157对应于图13的栅极绝缘膜35和栅极电极36。
[0137]接下来，如图15A所示，构成大量金属配线的配线层158和层间绝缘层形成在半导体基板151的前表面侧上，然后，如图15B所示，翻转整个半导体基板151。
[0138]然后，如图16A所示，抛光半导体基板151直至暴露作为光电转换层的N型扩散层153,之后,如图16B所不,后表面钉扎层159形成在抛光后暴露的表面上。例如,后表面钉扎层159对应于图13的电荷固定膜(SCF) 39。
[0139]接下来，如图17A所示，用于基板接触的高浓度P型扩散层(P++) 160形成在P型扩散层152的基板后表面侧上，然后，如图17B所示，绝缘膜161形成在后表面钉扎层159的上表面上。例如，P型扩散层(P++) 160对应于图13的P++半导体区域37，并且绝缘膜161对应于图13的二氧化硅膜40。
[0140]然后，如图18A所示，接触部分162这样形成，蚀刻绝缘膜161以接触P型扩散层(P++)160并且嵌入(embedding)导电材料，其后，如图18B所示，采用导电材料的屏蔽件163形成在接触部分162的上部上。例如，接触部分162对应于图13的接触部分141，并且屏蔽件163对应于图13的屏蔽件38。
[0141]最后，如图19A所示，滤色器164形成在屏蔽件163和绝缘膜161的上表面上，另夕卜，如图19B所示，芯片上透镜165形成在滤色器164的上侧上。
[0142]如上所述，固态成像装置I可制造为通过连接导电屏蔽件163与作为元件隔离层的P-型扩散层152的P型扩散层(P++) 160而存在与基板的接触。
[0143]应注意，尽管在上面的示例中已经描述了固态成像装置，其通过设定第一导电类型作为P型且第二导电类型作为N型而使用电子作为信号电荷，但是本公开也可应用于使用电子空穴作为信号电荷的固态成像装置。也就是说，通过设定第一导电类型为N型和第二导电类型为P型，上述半导体区域的每一个可构造有相反导电类型的半导体层。
[0144]<电子设备的应用不例>
[0145]上述固态成像装置I例如可应用于各种类型的电子设备，诸如成像设备，数字静态相机或数字摄像机、包括成像功能的移动电话或包括成像功能的音频播放器。
[0146]图20是示出作为可应用于本公开的电子设备的成像设备的构造示例。
[0147]图20所示的成像设备201构造为包括光学系统202、快门装置203、固态成像装置204、控制电路205、信号处理电路206、监视器207和存储器208，并且可捕获静态图像和运动图像。
[0148]光学系统202构造为具有一个或多个透镜，引导光(入射光)从摄像物体到固态成像装置204，并且在固态成像装置204的光接收表面上形成图像。
[0149]快门装置203设置在光学系统202和固态成像装置204之间，并且根据控制电路205的控制而控制固态成像装置204的光入射周期和屏蔽周期。
[0150]固态成像装置204由上述的固态成像装置I构成。固态成像装置204根据通过光学系统202和快门装置203在光接收表面上形成图像的光以固定的间隔累积信号电荷。固态成像装置204中累积的信号电荷根据从控制电路205提供的驱动信号(定时信号)转移。固态成像装置204可由该单元构成为一个芯片，或者可构成为相机模块的一部分，其通过信号处理电路206等与光学系统202封装在一起。
[0151]通过输出控制固态成像装置204的转移操作和快门装置203的快门操作的驱动信号，控制电路205驱动固态成像装置204和快门装置203。
[0152]信号处理电路206对从固态成像装置204输出的像素信号施加各种类型的信号处理。由信号处理电路206施加的信号处理而获得的图像(图像数据)提供到监视器207并且进行显示，或者提供到存储器208并且存储(记录)。
[0153]本公开的实施例不限于上述的实施例，并且在不脱离本公开内容的范围内，各种变化都是可能的。
[0154]本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。
[0155]另外，本公开也可构造如下。
[0156](I) 一种固态成像装置，包括:
[0157]多个光电转换区域，其光电转换从半导体基板的后表面侧入射的光；
[0158]元件隔离区域，形成在以矩阵形式布置的所述多个光电转换区域之间；以及
[0159]屏蔽件，形成在所述元件隔离区域的上表面上，
[0160]其中所述元件隔离区域具有连接到该屏蔽件的至少部分的高杂质浓度的高杂质浓度区域。
[0161](2)根据(I)的固态成像装置，
[0162]其中该元件隔离区域的该高杂质浓度区域直接连接到该屏蔽件的至少一部分。
[0163](3)根据(I)或(2)的固态成像装置，
[0164]其中所述元件隔离区域的所述高杂质浓度区域仅出现在所述光电转换区域光电转换红光的周围部分中。
[0165](4)根据(I)或(2)的固态成像装置，
[0166]其中所述多个光电转换区域之间的每个所述元件隔离区域具有一个所述高杂质浓度区域，以及
[0167]其中所述高杂质浓度区域直接连接到所述高杂质浓度区域的上表面上的所述屏蔽件。
[0168](5)根据(I)至(4)任何一项的固态成像装置，
[0169]其中预定的电压从周边电路提供到所述屏蔽件，所述周边电路设置在包括所述多个光电转换区域和所述元件隔离区域的像素阵列的周围。
[0170](6)根据(I)至(5)任何一项的固态成像装置，
[0171]其中预定电压通过贯通电极从周边电路提供到所述屏蔽件，所述周边电路设置在包括所述多个光电转换区域和所述元件隔离区域的像素阵列的周围。
[0172](7)根据(I)至(6)任何一项的固态成像装置，
[0173]其中所述元件隔离区域的所述高杂质浓度区域形成在与所述元件隔离区域在所述半导体基板的后表面侧上的界面分隔开的位置，并且
[0174]其中所述屏蔽件嵌入该元件隔离区域内。
[0175](8)根据(3)、(5)或(6)的固态成像装置，
[0176]其中所述元件隔离区域的所述高杂质浓度区域通过与所述屏蔽件的材料不同的导电材料间接地连接到所述屏蔽件的至少一部分。
[0177](9) 一种固态成像装置的制造方法，包括:
[0178]形成光电转换从半导体基板的后表面侧入射的光的多个光电转换区域；
[0179]在布置成矩阵形状的所述多个光电转换区域之间的元件隔离区域的后表面侧上形成高杂质浓度区域，所述高杂质浓度区域具有的杂质浓度高于所述元件隔离区域的杂质浓度；以及
[0180]在所述高杂质浓度区域的上表面上形成连接到所述高杂质浓度区域的屏蔽件。
[0181](10)—种电子设备，包括:
[0182]固态成像装置，包括:
[0183]多个光电转换区域,其光电转换从半导体基板的后表面侧入射的光；
[0184]元件隔离区域，形成在布置成矩阵形状的所述多个光电转换区域之间；以及
[0185]屏蔽件，形成在所述元件隔离区域的上表面上，
[0186]其中所述元件隔离区域具有高杂质浓度的高杂质浓度区域，所述高杂质浓度区域连接到所述屏蔽件的至少一部分。
[0187]相关申请的交叉引用
[0188]本申请要求2013年3月27日提交的日本优先权专利申请JP2013-066635的权益，其全部内容通过引用合并入本文。
【权利要求】
1.一种固态成像装置，包括: 多个光电转换区域，光电转换从半导体基板的后表面侧入射的光； 元件隔离区域，形成在以矩阵形式布置的所述多个光电转换区域之间；以及 屏蔽件，形成在所述元件隔离区域的上表面上， 其中所述元件隔离区域具有连接到该屏蔽件的至少一部分的高杂质浓度的高杂质浓度区域。
2.根据权利要求1所述的固态成像装置， 其中所述元件隔离区域的所述高杂质浓度区域直接连接到所述屏蔽件的至少一部分。
3.根据权利要求1所述的固态成像装置， 其中所述元件隔离区域的所述高杂质浓度区域仅出现在光电转换红光的所述光电转换区域的周围部分中。
4.根据权利要求1所述的固态成像装置， 其中所述多个光 电转换区域之间的每个所述元件隔离区域具有一个所述高杂质浓度区域，以及 其中所述高杂质浓度区域直接连接到所述高杂质浓度区域的上表面上的所述屏蔽件。
5.根据权利要求1所述的固态成像装置， 其中预定电压从周边电路提供到所述屏蔽件，所述周边电路设置在包括所述多个光电转换区域和所述元件隔离区域的像素阵列的周围。
6.根据权利要求4所述的固态成像装置， 其中预定电压通过贯通电极从周边电路提供到所述屏蔽件，所述周边电路设置在包括所述多个光电转换区域和所述元件隔离区域的像素阵列的周围。
7.根据权利要求1所述的固态成像装置， 其中所述元件隔离区域的所述高杂质浓度区域形成在与所述元件隔离区域在所述半导体基板的后表面侧的界面分隔开的位置处，并且其中所述屏蔽件嵌入该元件隔离区域内。
8.根据权利要求1所述的固态成像装置， 其中所述元件隔离区域的所述高杂质浓度区域通过与所述屏蔽件的材料不同的导电材料间接地连接到所述屏蔽件的至少一部分。
9.一种固态成像装置的制造方法，包括: 形成光电转换从半导体基板的后表面侧入射的光的多个光电转换区域； 在布置成矩阵形状的所述多个光电转换区域之间的元件隔离区域的后表面侧形成高杂质浓度区域，所述高杂质浓度区域具有的杂质浓度高于所述元件隔离区域的杂质浓度；以及 在所述高杂质浓度区域的上表面上形成连接到所述高杂质浓度区域的屏蔽件。
10.一种电子设备，包括: 固态成像装置，包括: 多个光电转换区域，光电转换从半导体基板的后表面侧入射的光； 元件隔离区域，形成在布置成矩阵形状的所述多个光电转换区域之间；以及 屏蔽件，形成在所述元件隔离区域的上表面上，其中所述元件隔离区域具有高杂质浓度的高杂质浓度区域，所述高杂质浓度区域连接到所述屏蔽件的至 少一部分。
【文档编号】H01L27/146GK104078475SQ201410105871
【公开日】2014年10月1日 申请日期:2014年3月20日 优先权日:2013年3月27日
【发明者】田中裕介 申请人:索尼公司