半导体晶片及其形成工艺的制作方法
【专利摘要】本公开涉及半导体晶片及其形成工艺。半导体晶片可以包括衬底、多晶模板层以及半导体层。该衬底具有中心区域和边缘区域，该多晶模板层沿着该衬底的外周边缘设置，并且半导体层在该中心区域之上，其中该半导体层是单晶的。在一实施例中，该多晶模板层和单晶层通过中间区域彼此横向间隔开。在另一个实施例中，该半导体层可以包含铝。形成衬底的工艺可以包括在该边缘区域内形成图案化的多晶模板层和在主表面之上形成半导体层。形成衬底的另一个工艺可以包括在主表面之上形成半导体层和去除该半导体层的一部分以使得该半导体层与该衬底的边缘间隔开。
【专利说明】半导体晶片及其形成工艺
【技术领域】
[0001]本申请涉及半导体晶片以及形成半导体晶片的工艺。
【背景技术】
[0002]半导体器件典型地由单晶半导体材料形成。高电子迁移率晶体管(HEMT)器件可通过在硅衬底外延生长包括AlGaN和GaN层的半导体层形成。在外延生长期间，半导体层中可形成裂纹并从边缘向衬底的中心蔓延。裂纹可在半导体层中向中心蔓延显著的距离，显著地影响良率。
[0003]已经建议使用选择性外延生长。对于包括铝的较复杂的半导体复合物或半导体层，因为选择性可能不足够、晶体可具有过多缺陷等等，选择性外延不是可行的选择。存在在具有不同组分的衬底上形成高质量单晶半导体层的需求。
[0004]概述
[0005]根据本公开一个实施例，提供了一种半导体晶片，包括:具有主表面的衬底，所述主表面具有中心区域、边缘区域、设置于所述中心区域和所述边缘区域之间的中间区域；沿着所述衬底的周围边缘设置的多晶模板层；以及在所述中心区域之上的半导体层，其中所述半导体层是单晶的；其中所述多晶模板层和所述单晶层通过所述中间区域彼此横向间隔开。
[0006]根据本公开又一实施例，提供了一种半导体晶片，包括:具有主表面的衬底，所述主表面具有中心区域和边缘区域；以及单晶层，其位于所述中心区域上并且不位于所述边缘区域上，并且与生长表面直接接触并从生长表面形成，其中沿着与所述主表面垂直的任意线，在所述生长表面上方没有其它层设置在所述单晶层和所述衬底之间。
[0007]根据本公开再一实施例，提供了一种形成半导体晶片的工艺，包括:提供具有主表面的衬底，所述主表面包括中心区域和边缘区域；在所述边缘区域内的主表面之上形成图案化的多晶模板层；以及，在所述中心区域和所述边缘区域内的主表面之上形成半导体层，其中所述半导体层是所述中心区域内是单晶的，并且在所述边缘区域内是多晶的。
【专利附图】
【附图说明】
[0008]通过示例的方式说明了实施例，并且其不受附图的限制。
[0009]图1包括衬底的横截面视图的图示。
[0010]图2包括图1的衬底在形成聚模(poly template)层之后的横截面视图的图示。
[0011]图3包括图1的衬底在图案化该多晶模板层以定义贯穿该多晶模板层的开口之后的横截面视图的图示。
[0012]图4包括图3衬底的在该衬底和该多晶模板层的一部分上形成多个层之后的横截面视图的图不。
[0013]图5包括在形成如图4中所示的层中的至少一些层之后的工件的扫描电子显微镜图像的图示。
[0014]图6包括图4的衬底在形成抗蚀剂部件之后的横截面视图的图示。
[0015]图7包括图6的衬底在形成刻蚀边缘区域内的多层并移除该抗蚀剂部件之后的横截面视图的图示。
[0016]图8包括图7的半导体晶片的顶视图的图示，用于说明中心区域、边缘区域和中间区域之间的位置关系。
[0017]图9包括用于半导体晶片的在衬底上形成各层和抗蚀剂部件之后的顶视图的图示，以示出诸特征和半导体晶片的边缘之间的位置关系。
[0018]图10包括图9的衬底在形成刻蚀边缘区域内的多层并移除该抗蚀剂部件之后的横截面视图的图示。
[0019]本领域技术人员将理解，图中的元件出于简明的目的而示出，并且并不必然按比例绘制。例如，图中的某些元件的尺寸可以相对于其它元件放大，以助于促进对发明实施例的理解。
【具体实施方式】
[0020]下面的结合附图的说明被提供来帮助理解本文揭示的教导。随后的讨论将集中在所述教导的特定实施方式和实施例。这样的集中被提供以助于描述该教导，并且不应被解释为对教导的范围或适用性的限制。然而，基于本申请中揭示的教导也可以使用其它实施例。
[0021]族数对应于在基于2011年I月21日版本的IUPAC元素周期表的元素周期表中的列。
[0022]术语“金属”或任意其变形意指包括如下元素的材料，所述元素落在族I到12中任意族内、落在族13到16内、沿着并在由原子数13 (Al)、31 (Ga)、50 (Sn)、51 (Sb)和84 (Po)限定的线以及其下的元素。金属不包括Si或Ge。
[0023]术语“包括”、“含括”、“包含”、“含有”、“具有”或其任意变形意图覆盖非排他性的包含。例如，包括一系列特征的方法、产品或装置并不必然仅仅限于这些特征，而是可以包括没有明确列出的或这些方法、产品或装置固有的其它特征。另外，除非有明确的相反说明，“或”指的是同或(inclusive-or)而不是异或。例如，系列中的任何一项都满足条件A或B:A为真(或，存在)且B为假(或，不存在)、A为假(或，不存在)且B为真(或，存在)，以及A和B 二者均为真(或，存在)。
[0024]此外，“一” (“a”或“an”)的使用被用于描述本文描述的部件和部件。这仅仅是为了方便和给出本发明的范围的一般意义。这样的描述应被解读为包括一个、至少一个，或者，单数形式也包括复数，或反之，除非其清楚地表示了不同的含义。例如，当在此描述的是单个项时，可以使用多于一个的项来替换单个项。类似地，这里描述多于一个的项时，单个项可被用于代替该多于一个的项。
[0025]除非相反的规定，本文使用的所有技术和科学术语具有本发明所属领域的技术人员通常理解的相同的含义。材料、方法和实例仅仅是示意性的，而不意图是限制性的。对于本文没有描述的内容，关于特定材料和处理过程的许多细节是常规的，并且可在半导体和电子领域中的教科书和其它来源中找到。
[0026]一种半导体晶片可以包括具有主表面的衬底，主表面具有中心区域和边缘区域，以及在中心区域之上并且不在边缘区域之上的单晶层。在一实施例中，半导体晶片可以包括在边缘区域之上的多晶模板层，并且单晶层没有在多晶模板层之上。在另一个实施例中，多晶模板层和单晶层通过设置在中心区域和边缘区域之间的中间区域彼此分离。在又一个实施例中，单晶层可以是在多晶模板层之上延伸并且延伸到衬底的边缘的较大半导体层的一部分。所述半导体层位于多晶模板层之上的部分可以保留在多晶模板层之上，或者，可以不保留在多晶模板层之上。在另一个实施例中，单晶层包括铝，其中没有单晶层位于边缘区域之上。在又一个实施例中，半导体晶片可以包括具有主表面的衬底，所述主表面具有中心区域和边缘区域以及与在中心区域之上并且不在边缘区域之上的单晶层，并且所述单晶层直接接触生长表面并从该生长表面形成。沿着垂直于主表面的任意线，在单晶层和衬底之间没有设置其它层在生长表面之上。
[0027]形成半导体晶片的工艺过程可以包括:提供具有主表面的衬底，所述主表面包括中心区域和边缘区域，以及在边缘区域内的主表面之上形成图案化的多晶模板层。该过程可以还包括:在中心区域和边缘区域内的主表面之上形成半导体层，其中所述半导体层在中心区域内是单晶，而在边缘区域内是多晶。在一实施例中，该工艺可以还包括:去除在边缘区域之上的半导体层的部分，其中所述半导体层的剩余部分是单晶的并且位于中心区域内。
[0028]如下文中将要更详细描述的，该工艺以及所得到的半导体晶片非常适合于在具有不同组分的衬底之上形成复合物，诸如II1-V或I1-VI半导体层。当使用多晶模板层时，形成在边缘区域内的多晶模板层可有助于减小应力，并允许外延层的多晶部分形成并从边缘区域去除，以减小形成大量的裂纹并延伸到外延层的单晶部分中的可能性。因而，半导体层的晶体质量得以改进，并且改进了良品率。在另一个实施例中，没有使用多晶模板层，并且外延层从生长表面直接生长。可以从衬底的边缘区域之上去除外延层的一部分，以使得外延层内的大多数的晶体缺陷被去除，从而减小随后大量的裂纹将向晶片的中心蔓延的可能性。
[0029]图1包括具有主表面102和与主表面102相反的另一个主表面104的衬底100的一部分的横截面视图的图示。衬底100可以包括硅、蓝宝石、尖晶石、或其它合适的基本上单晶材料等。具体材料和沿着主表面102的晶向的选择可基于随后将要形成在衬底100之上的半导体层的组分来选择。
[0030]图2包括在形成多晶模板层之后衬底100的一部分的横截面视图的图示。多晶模板层有助于形成随后形成的半导体层的多晶部分。在一实施例中，多晶模板层包括垫层202和模层204。垫层202可以包括氧化物，并且在更特定的实施例中，包括热生长的二氧化硅层。垫层202可具有在5nm到50nm范围内的厚度。模层204可以包括氮化硅，并且在特定的实施例中，可具有在20nm到200nm范围内的厚度。模层204可使用化学或物理气相沉积技术形成。在另一个实施例中，多晶模板层可以仅包括厚度在25nm到250nm范围内的氧化物层。
[0031]图3包括在形成延伸贯穿垫层202和模层204的开口 300之后的衬底100的横截面视图的图示。如图3的实施例中所示的，模层204位于衬底100的边缘部分，并沿着衬底100的侧边并沿着衬底100的另一主表面104。该图案化可使用干法蚀刻工艺、湿法蚀刻工艺、或湿法和干法蚀刻工艺的组合来形成。在一实施例中，边缘区域302可从衬底100的周围边缘起延伸不超过9mm、7mm、5mm或3mm。在另一个实施例中，边缘区域302至少为0.2mm、至少为0.5mm或至少为1.1mm。
[0032]图4包括在形成成核层402、半导体层和棚极电介质层之后的衬底100的横截面视图的图示。成核层402可有助于外延生长这些半导体层。在一实施例中，成核层402可以包括与随后形成的半导体层共同的一个或多个元素。在一特定实施例中，当在成核层402之上形成含铝的半导体层时，该成核层可以包括氮化铝。成核层的厚度可以在50nm到500nm的范围内。
[0033]半导体层可以包括缓冲膜422、沟道膜424、阻挡膜426以及沿着多晶模板层的多晶部分。缓冲膜422的组分可基于沟道膜424的组分。在一实施例中，沟道膜包括GaN，并且缓冲膜422包括AlGaN。缓冲膜422的组分可以根据厚度而变化，以使得缓冲膜422越接近于成核层402具有越高的铝含量，并且越接近于沟道膜424具有相对越高的镓含量。在一特定实施例中，成核层204附近阳离子(金属原子)含量可以是70%到95%的Al，余者是Ga，并且沟道膜424附近阳离子含量可以是5%到25%的Al，余者是Ga。缓冲膜422可具有在I微米到5微米范围内的厚度。在另一个实施例中，缓冲膜可以包括交替GaN和AlN的超格子结构，其每个具有在3nm到30nm范围内的厚度。
[0034]沟道膜424可以包括GaN，并具有在50nm到400nm范围内的厚度。阻挡膜426将2维电子气约束在处于阻挡膜426和沟道膜424之间的界面处。在一特定实施例中，阻挡膜426可以包括AlGaN，其中阳离子含量是10到40%的铝，余者为镓。阻挡膜426可具有在5nm到25nm范围内的厚度。在另一个实施例中，阻挡膜426可以包括具有在5nm到25nm范围内的厚度的A1N。在又一个实施例中，阻挡膜426可以包括具有在5nm到50nm范围内的厚度的InAlGaN。在又一个实施例中，阻挡膜426可以包括厚度在5nm到50nm范围内的InAIN。
[0035]半导体层使用外延生长技术形成。在一特定实施例中，可使用金属有机物化学气相沉积形成包含金属的薄膜。半导体层包括在多晶模板中的开口 300内并在开口 300之上的单晶部分和沿着多晶模板层的多晶部分。可能在接近衬底100的周边的半导体层中形成裂纹。在边缘区域302内的多晶模板层有助于允许裂纹和其它缺陷以多种不同的方向传播，而不是优先沿着晶面传播。因而，相比于裂纹延伸进中心区域，裂纹更可能终止在边缘区域302内。裂纹及其位置的重要性将在本说明书中稍后说明。
[0036]栅极电介质层可以包括氮化物膜442和444。氮化物膜442可以包括氮化硅，并可以具有在5nm到40nm范围内的厚度，并且氮化物膜444可以包括氮化铝膜，并可以具有在2nm到20nm范围内的厚度。在另一个实施例中，栅极电介质层可以包括更少或更多的膜，其可以具有与上面所描述的相同或不同的组分。例如，氮化物膜442和444可被氮化硅的单个膜代替。可替换地，可以在氮化物膜444之上形成氧化铝膜。氮化物膜446可被用于保护栅极电介质层。氮化物膜446可以包括氮化硅，并具有在20nm到200nm范围内的厚度。棚极电介质层和氮化物膜446可使用化学或物理气相技术形成。
[0037]在一实施例中，在没有将工件暴露于空气或其它含氧气体的情况下形成半导体层、栅极电介质层以及氮化物膜446。因而，可以形成各层和膜，而在任意层和膜之间的界面处没有氧化物。在另一个实施例中，在形成任何一个或多个膜或层之间工件可以暴露于空气。如果界面氧化物不要留在所完成的器件中的话，那么可以在形成随后的层或结构之前，在还原气氛中将界面氧化物还原，或者，蚀刻(例如反向溅射)界面氧化物以将其去除。在又一个实施例中，可以形成并保留氧化物膜。例如，在形成栅极电介质层之后，在形成氮化物膜446之前工件可暴露于空气。参照图4，半导体层、栅极电介质层和氮化物膜446的组合被示出为沿着在边缘区域内的多晶模板层的多晶(poly)生长区域450。
[0038]在另一个实施例中，P型掺杂的GaN层(“p_GaN”)可被插入到阻挡层426和氮化物膜446之间。在这个特定实施例中，栅极电介质层(包括膜442和444)不是必需的。P-GaN层可以重掺杂有P型掺杂剂(诸如，Mg)，具有超过119原子/cm3的浓度，并具有在30nm到10nm范围内的厚度。
[0039]图5包括了用于图示在形成半导体层、栅极电介质层和氮化物膜446之后不同区域之间的位置关系的扫描电子显微镜图像。多晶生长区域450在虚线454的右侧，并具有相对粗糙的表面。在多晶生长区域450内的某些裂纹可延伸穿过虚线454，但是没有裂纹延伸到点划线504。随后形成的抗蚀剂部件可被形成在点划线504的左侧处或形成于点划线504的左侧。因而，在随后的蚀刻操作期间，所有的有裂纹的材料将被去除。
[0040]形成图案化的抗蚀剂掩模，并且其包括抗蚀剂部件500，抗蚀剂部件500覆盖成核层402、半导体层、栅极电介质层以及氮化物膜446的一部分，如图6中所示。抗蚀剂部件500位于衬底的中心区域上，并表示下面诸层的在图案化步骤之后将保留的部分。在特定实施例中，抗蚀剂部件500具有倾斜的侧壁502，其沿着以角度阿尔法(α )与衬底100的主表面102相交的平面。角度α在30到70的范围内。该斜面有助于防止蚀刻残余物在单晶区域的边缘处的不受控制的堆积，以降低缺陷率。
[0041]半导体层、栅极电介质层、氮化物膜446和多晶生长区域450的暴露部分被蚀刻，形成半导体晶片700的结构600，如图7所示。该蚀刻可以通过反应离子蚀刻使用含氯气体(诸如，C12、BC13、HC1等)执行。在蚀刻期间，抗蚀剂部件500的一部分可以被腐蚀，使得结构600具有类似于抗蚀剂部件500的侧壁。在特定实施例中，结构600的倾斜侧壁沿着以一定角度(不大于30,在另一个实施例中，不大于9,或不大于I)与衬底100的主表面102相交的平面。
[0042]在蚀刻期间，边缘区域内的多晶生长区域450被去除。在一特定实施例中，位于开口 300内以及边缘区域内侧的半导体层、栅极电介质层以及氮化物膜446的部分(如图4中所示)也可以被去除。该蚀刻可以被执行为定时蚀刻，使用端点检测，或端点检测与定时的过蚀刻的组合。基于模板层204和垫层202的组分和蚀刻化学试剂，模板层204、垫层202或二者可以被蚀刻或不被蚀刻。在蚀刻完成之后，抗蚀剂部件500被去除以提供如图7中所示的工件700。
[0043]图8包括半导体晶片700的顶视图的图示，半导体晶片700包括边缘区域704，边缘区域704是半导体晶片700的外周和多晶模板层终止之处(在图8中以一组点示出)之间的部分。中心区域702包括半导体晶片700的结构600 (图7)所处的部分。中心区域702和边缘区域704由中间区域706分离，中间区域706对应于边缘部分302 (图3)终结之处和结构600(图7)形成之处之间的相差部。因而，与边缘区域704和中间区域706相比，中心区域702还进一步远离半导体晶片700的外周。在一实施例中，边缘区域704、中间区域706、或边缘和中间区域704和706中的每一个，具有距离衬底100的外周边缘不大于9mm、7mm、5mm或3mm的宽度。在另一个实施例中，该宽度至少是0.2mm、至少是0.5mm或至少是1.1mm0
[0044]在另一个实施例中，不需要执行用于去除多晶生长区域450的图案化操作，并因此可以生产如图4中所示的半导体晶片。如图5中所示，下面的多晶模板层可以有助于裂纹或缺陷在多晶生长区域内在更加随机的方向上形成，与优选地沿着特定晶向的情况相反。因而，裂纹可以具有更大的可能性在到达晶片的中心区域之前终止。
[0045]在又一个实施例中，没有使用多晶模板层。因而，没有形成垫层202和模板层204。可以如前所述地形成成核层402、半导体层(包括膜422、424和426)、栅极电介质层(包括膜442和444)以及氮化物膜446。因为不存在多晶模板层，所述层被形成到衬底的边缘，并且没有形成多晶生长区域450。单晶层可以具有许多缺陷，并且在衬底100的边缘区域之上呈现出多晶性。在氮化物膜446之上形成抗蚀剂部件500，如图9中所示。抗蚀剂部件500具有如前所述的倾斜502。衬底100上的层和膜的暴露部分被如前所述地去除，并且抗蚀剂部件500随后被去除。图10包括在该工艺点处的半导体晶片的图示。图10中所示的半导体晶片类似于图7中所示的半导体晶片，除了不存在多晶模板层(包括膜202和203)和多晶生长层450的剩余部分。
[0046]对于任何前述的实施例，执行额外的工艺以形成基本上完成的器件。这样的工艺可以包括:形成延伸穿过栅极电介质层和氮化物膜446的源极和漏极电极，形成与栅极电介质层直接接触的栅极电极，形成可延伸到半导体晶片的边缘的绝缘层，形成互连，形成钝化层，执行其它适当的操作，或其组合。
[0047]本文描述的实施例在形成半导体层时可提供有益效果，其可以减小在所完成的器件中具有应力引起的裂纹的可能性。边缘区域内的多晶模板层有助于允许在叠加的半导体层内的裂纹和其它缺陷以不同的方向蔓延，并且不沿着特定的晶面，这是因为在多晶模板层之上半导体层是多晶的。因而，相比于实质性地延伸到中心区域中一定距离，裂纹更可能终止在多晶模板层之上的区域内。可以形成抗蚀剂部件500以使得延伸进半导体层的单晶部分中的裂纹被与多晶部分一起去除。因而，半导体晶片具有基本上更高质量的半导体层，以及减小的应力引起的裂纹将延伸到保留在所完成的器件内的半导体层的单晶部分中的可能性。因此，相比于常规形成的半导体晶片，半导体晶片700的器件性能和良率较高。
[0048]该工艺并不要求选择性外延生长技术。对于某些更可能附着于多种材料的元素(诸如，铝)来说，选择性外延生长是不可能的。其它的II1-V和I1-VI材料对于选择性外延也可能有问题。当半导体层包括更多不同元素时，能够执行选择性外延生长的可能性可能难于控制，或者可能导致良率减小或变化较大。因而，可以使用所描述的不要求选择性外延的工艺，并仍能获得良好的器件性能和良率。
[0049]许多不同的方面和实施例也是可能的。这些方面和实施例中的一些在下文中描述。阅读本说明书之后，本领域技术人员将理解，这些方面和实施例仅仅是示例性的，并且并不限制本发明的范围。实施例可以依照如下所列项中的任意一个或多个。
[0050]项1.一种半导体晶片可以包括:
[0051]具有主表面的衬底，所述主表面具有中心区域、边缘区域、设置于所述中心区域和所述边缘区域之间的中间区域；
[0052]沿着所述衬底的外周边缘设置的多晶模板层；以及
[0053]在所述中心区域之上的半导体层，其中所述半导体层是单晶的；
[0054]其中所述多晶模板层和所述单晶层通过所述中间区域彼此横向间隔开。
[0055]项2.—种形成半导体晶片的工艺，可以包括:
[0056]提供具有主表面的衬底，所述主表面包括中心区域和边缘区域；
[0057]在所述边缘区域内的主表面上形成图案化的多晶模板层；以及
[0058]在所述中心区域和所述边缘区域内的主表面之上形成半导体层，其中所述半导体层是在所述中心区域内是单晶，并且在所述边缘区域内是多晶。
[0059]项3.根据项2的工艺，其中形成图案化的多晶模板层包括:
[0060]在所述中心和边缘区域内的主表面之上形成多晶模板层；以及
[0061]蚀刻在所述中心区域内的多晶模板层的部分以定义所述边缘区域，其中在蚀刻之后，没有多晶模板层位于所述中心区域内，并且其中在形成所述半导体层之前，执行蚀刻所述多晶模板层的所述部分。
[0062]项4.根据项2或3的工艺，还包括去除所述半导体层在所述边缘区域之上的部分，其中所述半导体层的剩余部分是单晶，并且位于所述中心区域内。
[0063]项5.根据项2到4中的任意一个的工艺，其中在去除所述半导体层的所述部分之后，所述半导体层的所述部分被中间区域将其与所述多晶模板层横向间隔开，所述中间部分不包括所述半导体层和所述多晶模板层中每一个的任何部分。
[0064]项6.根据项2到5中任意一个的工艺，还包括形成在所述半导体层之上的栅极电介质层。
[0065]项7.根据项2到6中任意一个的工艺，还包括:
[0066]在所述栅极电介质层之上并且在所述中心区域内形成图案化的抗蚀剂层，其中所述图案化的抗蚀剂层具有沿着以不大于30的角度与所述主表面相交的平面的倾斜的边缘；以及
[0067]在图案化的抗蚀剂层位于栅极电介质层之上时，去除所述栅极电介质层的一部分和所述半导体层的所述部分。
[0068]项8.根据前述项中任意一个的半导体晶片或工艺，其中所述半导体层包括GaN膜。
[0069]项9.根据前述项中任意一个的半导体晶片或工艺，其中所述半导体层还包括第一AlGaN 膜。
[0070]项10.根据前述项中任意一个的半导体晶片或工艺，
[0071]项11.根据前述项中任意一个的半导体晶片或工艺，其中所述半导体层还包括第二AlGaN层，其中所述GaN层没置在所述第一和第二 AlGaN膜之间。
[0072]项12.根据前述项中任意一个的半导体晶片或工艺，还包括没置在所述衬底和所述第一 AlGaN层之间的氮化铝层。
[0073]项13.根据前述项中任意一个的半导体晶片或工艺，其中所述中间区域、所述边缘区域、或所述中间和边缘区域中的每一个不大于9_宽。
[0074]项14.根据前述项中任意一个的半导体晶片或工艺，其中所述多晶模板层包括氧化物膜和氮化物膜，并且所述氧化物膜设置在所述衬底和所述氮化物膜之间。
[0075]项15.根据前述项中任意一个的半导体晶片或工艺，还包括AlN层和栅极电介质层，其中:
[0076]所述衬底是单晶娃晶片；
[0077]所述多晶模板层包括沿着所述衬底的外周边缘设置的二氧化硅膜，以及在所述二氧化硅膜之上的氮化硅膜，并且所述多晶模板层与所述中心区域间隔开；
[0078]所述AlN层没置在所述衬底和所述半导体层之间；
[0079]所述半导体层包括在所述AlN层之上的缓冲膜、在所述缓冲膜之上的GaN层、以及在所述GaN层之上的阻挡膜；以及
[0080]所述棚极电介质层位于所述阻挡层之上，并且包括一个或多个氮化物膜。
[0081]项16.根据项14的半导体晶片或工艺，其中所述半导体层和所述栅极电介质层仅设置在所述中心区域内，并定义沿着以不大于30的角度与所述主表面相交的平面的倾斜的边缘。
[0082]注意，并不是所有在上面的一般性说明或实例中的所有活动都是必需的，特定活动的一部分可以是不需要的，并且除了那些描述的之外，还可以执行一个或多个另外的活动。此外，所列出的活动的顺序并不必然是执行它们的顺序。
[0083]上面已经就特定实施例描述了益处、其它优点和问题的解决方案。然而，这些益处、优点、问题的解决方案以及可导致任何益处、优点或解决方案出现或变得更加明确的任何特征不应被解释为任意或所有权利要求的关键的、必需的或实质性的特征。
[0084]这里描述的实施例的说明和图示意图提供对多种实施例的结构的一般性理解。说明书和图示并不意图作为使用在此描述的结构或方法的装置和系统的所有元件和特征的穷尽性的和全面的描述。多个单独的实施例也可以在单个实施例中以组合的方式提供，以及相反的，为了简洁起见在单个实施例中描述的不同的各种特征也可以单独地或以任意子组合的方式提供。另外，对一范围内的值的引述包括处在该范围内的每一个和全部的值。在阅读本说明书之后本领域技术人员将明了许多其它实施例。由本公开可以使用或者获得其它实施例，从而使得可以进行结构置换、逻辑置换或其它变化而不脱离本公开的范围。另夕卜，本公开应被认为示意性的而不是限制性的。
【权利要求】
1.一种半导体晶片，包括: 具有主表面的衬底，所述主表面具有中心区域、边缘区域、设置于所述中心区域和所述边缘区域之间的中间区域； 沿着所述衬底的周围边缘设置的多晶模板层；以及 在所述中心区域之上的半导体层，其中所述半导体层是单晶的； 其中所述多晶模板层和所述单晶层通过所述中间区域彼此横向间隔开。
2.根据权利要求1所述的半导体晶片，其中所述半导体层包括GaN膜。
3.根据权利要求2所述的半导体晶片，其中所述半导体层还包括第一AlGaN膜。
4.根据权利要求3所述的半导体晶片，其中所述半导体层还包括第二AlGaN层，其中所述GaN层设置在所述第一和第二 AlGaN膜之间。
5.根据权利要求1到4中任意一项所述的半导体晶片，其中所述半导体层具有临近于边缘区域的倾斜的边缘。
6.根据权利要求1所述的半导体晶片，还包括AlN层和栅极介电层，其中: 所述衬底是单晶娃晶片； 所述多晶模板层包括沿着所述衬底的周围边缘设置的二氧化硅膜，以及在所述二氧化硅膜之上的氮化硅膜，并且所述多晶模板层与所述中心区域间隔开； 所述AlN层设置在所述衬底和所述半导体层之间； 所述半导体层包括在所述AlN层之上的缓冲膜、在所述缓冲膜之上的GaN层、以及在所述GaN层之上的阻挡膜；以及 所述栅极电介质层位于所述阻挡层上，并包括一个或多个氮化物膜。
7.一种半导体晶片，包括: 具有主表面的衬底，所述主表面具有中心区域和边缘区域；以及单晶层，其位于所述中心区域上并且不位于所述边缘区域上，并且与生长表面直接接触并从生长表面形成，其中沿着与所述主表面垂直的任意线，在所述生长表面上方没有其它层设置在所述单晶层和所述衬底之间。
8.一种形成半导体晶片的工艺，包括: 提供具有主表面的衬底，所述主表面包括中心区域和边缘区域； 在所述边缘区域内的主表面之上形成图案化的多晶模板层；以及在所述中心区域和所述边缘区域内的主表面之上形成半导体层，其中所述半导体层是所述中心区域内是单晶的，并且在所述边缘区域内是多晶的。
9.根据权利要求8所述的工艺，还包括去除所述半导体层在所述边缘区域之上的部分，其中所述半导体层的剩余部分是单晶的，并且位于所述中心区域内。
10.根据权利要求9所述的工艺，其中在去除所述半导体层的所述部分之后，所述半导体层的所述部分被中间区域将其与所述多晶模板层横向间隔开，所述中间部分不包括所述半导体层和所述多晶模板层中每一个的任何部分。
【文档编号】H01L21/20GK104051504SQ201410200993
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月15日
【发明者】H·泽阿德, P·莫恩斯, E·德巴克尔 申请人:半导体元件工业有限责任公司