非易失性半导体存储装置及其制造方法

非易失性半导体存储装置及其制造方法
【专利摘要】根据一个实施方式，可提供一种非易失性半导体存储装置。多个元件分离用绝缘体在所述半导体基板的表面区域中形成沿着所述半导体基板的表面延伸的被划分的多个有源区。将隧道绝缘膜设在所述有源区上。将浮置栅电极设在所述隧道绝缘膜上。将栅间绝缘膜设在所述浮置栅电极上。将控制栅电极设在所述栅间绝缘膜上。源极区域及漏极区域分别在所述多个有源区上相互分离地形成。所述有源区各自在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。
【专利说明】非易失性半导体存储装置及其制造方法
[0001]本申请基于2013年9月27日提出的日本专利申请第2013-202534号及2014年7月25日提出的日本专利申请第2014-152435号并主张其优先权及其利益，这里通过引用而包含其全部内容。

【技术领域】
[0002]这里说明的实施方式总体来说涉及非易失性半导体存储装置及其制造方法。

【背景技术】
[0003]在被称为NAND型快闪存储器的非易失性半导体存储装置中，在半导体基板上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜后，为了进行邻接的有源区间的绝缘分离，在半导体基板上形成用于分离元件的槽。通过形成该槽，形成包含所述半导体基板的一部分、所述隧道绝缘膜及所述电荷存储膜的多个层叠图形。然后，如果进行清洗工序，则在清洗液的干燥时，有时所述层叠图形发生倒塌。
[0004]近年来，伴随着图形的微细化，用于进行绝缘分离而形成的多个槽的横宽的尺寸、即邻接的有源区间的距离容易产生偏差。其结果是，槽的深度尺寸也出现偏差，上述这样的层叠图形变得容易倒塌。
[0005]作为用于抑制层叠图形倒塌的技术，已知有固化干燥的技术。在该技术中，在利用清洗液将半导体基板洗净后，向邻接的层叠图形间的槽中填充溶有升华性物质的溶液，使升华性物质从固相不经液相而直接变化成气相。利用该技术，可防止对层叠图形施加由清洗液形成的表面张力，因此能够抑制干燥时的层叠图形的倒塌。
[0006]但是，根据构成层叠图形的材料，有时升华性物质相对于层叠图形的成膜性不良。在此种情况下，有在邻接的层叠图形间不能很好地形成升华性物质、不能充分得到抑制层叠图形倒塌的效果的可能性。


【发明内容】

[0007]本发明的实施方式提供一种能够抑制层叠图形倒塌的非易失性半导体存储装置及其制造方法。
[0008]根据实施方式的非易失性半导体存储装置，具备半导体基板、元件分离用绝缘体、隧道绝缘膜、浮置栅电极、栅间绝缘膜、控制栅电极以及源极区域及漏极区域。所述元件分离用绝缘体被设在所述半导体基板的表面区域，在所述表面区域中形成向沿着所述半导体基板表面的方向延伸且相互分离的多个有源区。所述隧道绝缘膜设在所述多个有源区上。所述浮置栅电极设在所述隧道绝缘膜上。所述栅间绝缘膜设在所述浮置栅电极上。所述控制栅电极设在所述栅间绝缘膜上。所述源极区域及漏极区域在所述多个有源区的各个中分离地形成。所述多个有源区在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。
[0009]根据上述的构成，能够抑制层叠图形的倒塌。

【专利附图】

【附图说明】
[0010]图1是实施方式的非易失性半导体存储装置的剖视图。
[0011]图2A至2F是对所述实施方式的非易失性半导体存储装置的制造方法的工序进行例示的剖视图。
[0012]图3是沿着图1中的S-S面的剖视图。

【具体实施方式】
[0013]以下，参照附图对更多的实施方式的非易失性半导体存储装置及其制造方法进行说明。在附图中，同一符号表示同一部分或类似部分。附图是示意性的或概念性的，各部分的厚度和宽度的关系、各部分间的大小的比率等不一定与现实的相同。另外，即使在表示相同的部分时，有时也通过不同的图而表示彼此不同的尺寸或比率。
[0014]实施方式的非易失性半导体存储装置例如为NAND型快闪存储器。在该非易失性半导体存储装置中，从硅基板的表面向深度方向延伸的表面区域即上层部分例如通过用于Shallow Trench Isolat1n(ST1:浅槽隔离)的元件分离用绝缘体而被划分为线状的多个有源区(active area) 0这些有源区分别在侧面具有台阶。该台阶的下方部分与台阶的上方部分相比宽度宽。换句话讲，所述台阶的上方部分与台阶的下方部分相比宽度窄。所谓“上方部分”为所述半导体基板中的比所述台阶浅的部分，所谓“下方部分”为比所述台阶深的部分。
[0015]由于有源区的台阶的上方部分的宽度窄，所以邻接的有源区间的间隔宽，因此在邻接的有源区间难以受到电的影响。因此，对于本来不想写入数据的非选择的存储器单元，不易产生误写入数据的“误写入”。
[0016]另外，关于台阶的下方部分，由于宽度比台阶的上方部宽，所以支承宽度窄的有源区的上方部分的力增强，能够减少有源区的图形的倒塌。
[0017]根据实施方式的非易失性半导体存储装置的制造方法，在半导体基板上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜。然后，通过刻蚀形成达到所述半导体基板的表面区域的多个槽，形成容易使固体析出的材料的膜即内衬膜。将位于所述多个槽的底部的所述内衬膜的一部分除去，再将所述多个槽刻蚀到规定的深度。通过该刻蚀，形成在侧面具有台阶、且比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度的多个有源区。然后，用清洗液清洗所述半导体基板，并将清洗液干燥。该干燥可通过向所述半导体基板的所述多个槽中导入溶解有能够从固相不经液相而直接变化成气相的固体物质的溶液、至少在所述槽的内部使所述固体析出、使所述固体从固相不经液相而直接变化成气相来进行。然后，在所述多个槽中形成元件分离用绝缘体。另外，在所述浮置栅电极上形成栅间绝缘膜及所述控制栅电极。
[0018]根据上述的非易失性半导体存储装置的制造方法，在元件分离的形成过程中，将内衬膜导入到包含半导体基板的一部分、隧道绝缘膜及电荷存储膜的多个层叠图形的槽中。通过形成该内衬膜，能够在邻接的层叠图形之间确实地填充包含固体物质的溶液。另夕卜,通过使该溶液中的固体物质从固相直接变化成气相而将其除去，由此能够对施加给所述多个层叠图形的由所述清洗液形成的表面张力进行抑制，同时进行干燥。所以，能够更确实地得到对干燥时的所述层叠图形的倒塌进行抑制的效果。
[0019]进而，在将对于固体物质来说成膜性优良的材料即所述内衬膜形成在所述层叠图形的侧壁上后，通过将所述半导体基板刻蚀到规定的深度，由此在有源区的侧面形成台阶。由于该台阶的下方部分的宽度比台阶的上方部分宽，所以支承宽度窄的有源区的上方部分的力增强，能够减少有源区的图形的倒塌。
[0020]以下，对实施方式的非易失性半导体存储装置的构成进行详细说明。
[0021]图1是本实施方式的非易失性半导体存储装置的剖视图。图3是沿着图1中的S-S面的剖视图。在本实施方式中，作为非易失性半导体存储装置，例示了 NAND型快闪存储器。
[0022]如图1及图3所不,作为半导体基板,娃基板11具有表面I。娃基板11从表面I在深度方向具有P导电型的表面区域2。在表面区域2中，设有存储器阵列区域2a及未图示的周边电路区域。存储器阵列区域2a是存储数据的区域，形成有作为存储元件的多个非易失性存储器晶体管3。所述周边电路区域是驱动存储器阵列区域2a的区域，在所述周边电路区域中，设有由高耐压晶体管及低耐压晶体管等构成的周边电路。该周边电路产生多个水平的电压，将生成的电压供给存储器阵列区域2a。进而，所述周边电路包含用于检测在存储器阵列区域2a中发生的电压或电流的电路。
[0023]在硅基板11的存储器阵列区域2a中，形成有向一个方向延伸且相互分离的用于Shallow Trench Isolat1n (ST1:浅槽隔离)的多个元件分离用绝缘体16。元件分离用绝缘体16例如由硅氧化物形成。通过这些元件分离用绝缘体16，硅基板11的存储器阵列区域2a被划分成多个有源区AA (半导体区域)。
[0024]在有源区AA上，形成有由硅氧化物构成的隧道绝缘膜17。隧道绝缘膜17是虽具有绝缘性、但如果外加处于非易失性存储器晶体管3的驱动电压范围内的规定的电压则流动隧道电流的膜。在隧道绝缘膜17上，作为电荷存储膜形成有由导电性材料、例如导入了杂质的多晶硅构成的多个浮置栅电极FG。浮置栅电极FG被分别设在多个有源区AA上。
[0025]在多个浮置栅电极FG上，设有例如由硅氧化物或氧化铝构成的栅间绝缘膜18。在栅间绝缘膜18上，设有由导电性材料、例如导入了杂质的多晶硅构成的控制栅电极CG。如图3所示，在硅基板11的表面区域2的存储器阵列区域2a中，相互分离地形成有成为源极或漏极区域的N型的多个半导体区域5。半导体区域5间的通道区域与隧道绝缘膜17相接。在多个半导体区域5上，分别设有未图示的绝缘层和被埋在设于该绝缘层中的接触孔内的形电极。
[0026]有源区AA的截面形状分别为阶段状。具体而言，有源区AA具有台阶部分27，以台阶部分27为界，沿着上下方向(深度方向)从上侧(表面I的侧)开始依次由上方部分26及下方部分28构成。上方部分26的宽度小于下方部分28的宽度。换句话讲，下方部分28的宽度大于上方部分26的宽度。下方部分28的宽度比上方部分26的宽度宽2%以上。例如，台阶部分27的宽度为0.3nm以上。所谓有源区的“宽度”，指的是与有源区AA长长延伸的方向正交的方向中的有源区AA的长度。
[0027]在多个有源区AA中，台阶部分27存在的位置是位于从隧道绝缘膜17与硅基板11的边界面开始25nm以上的下方、也就是说远离表面I的位置。台阶部分27特别优选位于从所述边界面开始50nm以上且10nm以下的下方。这样，关于邻接的有源区AA的间隔，位于台阶部分27的上方宽广，位于台阶部分27的下方狭窄。至少从隧道绝缘膜17与硅基板11的边界面开始往下方到25nm，较宽地保持邻接的有源区AA的间隔，在图1中为大致固定的间隔。下方部分28也可以是如图1所示的锥形状。或者，也可以是越到有源区AA的下方，有源区AA的宽度越大。
[0028]根据上述的实施方式的非易失性半半导体存储装置，由于有源区的台阶的下方部分比台阶的上方部分的宽度大，所以支承宽度窄的有源区的上方部分的力增强。所以，如以下说明的，在非易失性半半导体存储装置的制造中，能够对由夹着用于埋入元件分离用绝缘体而形成的多个槽的电荷存储膜及硅基板的一部分等构成的层叠图形的倒塌进行抑制。特别是，在下方部分为锥形状的情况下，有源区的宽度越往下方越宽，所述层叠图形更难倒塌。另外，由于有源区的台阶的上方部分的宽度窄，所以与邻接的有源区的间隔大，因此不易受到来自邻接的有源区的电影响。对于本来不想写入数据的非选择的存储器单元，能够不易产生误写入数据的“误写入”。特别是，在本实施方式的非易失性半导体存储装置中，由于至少从与隧道绝缘膜的边界面开始往深度方向到25nm为止，较宽地保持邻接的多个有源区的间隔，在邻接的有源区间确保了不发生干涉的空间，所以不易产生“误写入”。
[0029]对实施方式的非易失性半导体存储装置的制造方法进行说明。
[0030]图2A?2F是表示实施方式的非易失性半导体存储装置的制造方法的工序的剖视图。特别是，图2A?2F示出NAND存储器的元件分离用绝缘体16的形成过程。
[0031]如图2A所示，作为半导体基板，向硅基板11中注入所希望的离子，在硅基板11的表面区域中形成必要的杂质分布。然后，在硅基板11上，依次形成并层叠由硅氧化膜构成的隧道绝缘膜17、成为浮置栅电极FG的多晶硅膜14、在后面说明的对元件分离用绝缘体的CMP(Chemical Mechanical Planarizat1n:化学机械抛光)工序中成为制动膜的娃氮化膜20、成为刻蚀用的硬掩模的硅氧化膜、以及未图示的抗蚀剂。利用多图形加工技术，对所述抗蚀剂进行图形加工，将图形加工过的抗蚀剂作为掩模，对成为所述硬掩模的硅氧化膜实施图形加工，形成硬掩模22a。其结果是，在硅基板上形成由隧道绝缘膜17、多晶硅膜14、硅氮化膜20及硬掩模22a构成的层叠结构体4。
[0032]然后，如图2B所示，以硬掩模22a作为掩模，对构成层叠结构体4的硅氮化膜20及多晶硅膜14进行选择性刻蚀，进而选择性地将隧道绝缘膜17除去。此时，硬掩模22a也因被刻蚀而减薄。进而，将硅基板11从硅基板11表面刻蚀到深度25nm以上，优选刻蚀到50nm?10nm,形成用于分离多个层叠图形12及形成在层叠图形12间的元件的多个槽15。
[0033]然后，用清洗液对用于分离元件的槽15进行清洗，将所述刻蚀形成的加工残渣除去。在该清洗工序中，由于层叠图形12的长宽比不那么高，所以即使使清洗液以液相原状干燥，层叠图形12倒塌的可能性也小。
[0034]接着，如图2C所示，从槽15的底部上及层叠图形12的侧壁上到硬掩模22a上对绝缘膜即内衬膜13进行成膜。内衬膜13例如为硅氧化膜或硅氮化膜。形成内衬膜13的目的是，在层叠图形12的侧壁上形成后述的升华性物质的成膜性优良的材料的膜作为内衬膜13。优选内衬膜13以达到0.3nm以上的厚度的方式进行成膜。内衬膜13可通过ALD (Atomic Layer Deposit1n:原子层沉积)或 LP-CVD (Low Pressure-Chemical VaporDeposit1n:低压化学气相沉积)而形成。
[0035]然后，使内衬膜13的表面氧化或氮化，或使用硅烷偶联剂等的溶剂对内衬膜13的表面进行处理。通过这些处理，在内衬膜13的表面上形成烷基、乙烯基、烯丙基、羟基、醛基、擬基、竣基、硝基、横基、横酸基、芳基、二烧基甲娃烧基、二(氣代烧基)甲娃烧基、二烧基甲硅烷氧基、三(氟代烷基)甲硅烷氧基中的至少任I种的官能团，提高升华性物质的相对于层叠图形12的成膜性。所述官能团的化学结构只要是含有一 CxH2x+2基(X为任意的正的整数)、—C2H3 基、C3H5 基、一OH 基、一COR 基(R 为 H、OH、CxH2x+2)、一 NO2 基、一SO2R2 (R2为 OH 或 CxH2x+2)、一 C6H5 基、一SiR33 基(R3 为 CxH2x+2)、一 SiR43 基(R4 为 CxHyFz)、一 OSiR53 基(R5 为 CxH2x+2)、一 OSiR63 基(R6 为 CxHyFz)中的任一种即可。
[0036]然后，如图2D所示，再通过反应性离子刻蚀(RIE)将槽15除去到所希望的深度。在刻蚀槽15时，预先通过反应性离子刻蚀将位于槽15的底部及硬掩模22a上的内衬膜13的一部分除去。通过上述的槽15的进一步刻蚀，层叠图形12的长宽比更加增大。在本工序中，由于被残存的内衬膜13被覆的硅基板11的一部分没有被刻蚀，结果在多个有源区AA的侧面形成图2D所示这样的多个台阶部分27。
[0037]本工序的刻蚀的结果是，作为有源区AA，台阶27的下方部分28的宽度大于台阶27的上方部分26的宽度。特别是，下方部分28的形状可通过反应性离子刻蚀形成为锥形状。
[0038]接着，为了将刻蚀生成物除去而对多个槽15进行清洗。由于该清洗工序在层叠图形12的长宽比高的状态下实施，所以在使清洗液干燥时，层叠图形12具有倒塌的可能性。因而，在本实施方式中，作为清洗后的清洗液的干燥方法，使用溶解有升华性物质的溶液，进行一边使升华性物质升华一边除去清洗液的干燥。作为升华性物质，例如能够使用碘、萘及苯并三唑(BTA)等。升华性物质并不局限于这些，只要是在高温下升华但在室温状态下为固体状，也可以是其它物质。作为使这样的固体的升华性物质溶解的液体，能够使用甲苯、苯、二甲苯、己烷、庚烷、醋酸乙酯、醋酸丙酯、醋酸丁酯、丙酮、全氟辛烷、全氟壬烷、全氟环戊烷、全氟环己烷、五氟丙烷、甲醇、乙醇、丙醇、丁醇、丙二醇单甲醚乙酸酯(PGMEA)、二乙二醇、二甲基醚、甲酰胺、N，N—二甲基甲酰胺、N，N—二甲基乙酰胺、N—甲基一 2 —吡咯烧丽、水等。
[0039]具体地，对使用苯并三唑作为升华性物质时进行说明。使在容易控制膜厚的浓度即0.01?0.lg/ml的范围内含有苯并三唑的异丙醇溶液与被清洗液润湿的状态的层叠图形12接触。然后，进行50?100°C的加热处理，使溶解了升华性物质的溶液的至少一部分变化为固体。具体地讲，使固体的升华性物质在内衬膜13表面析出。接着，在压力0.1?20Pa、温度50?150°C的条件下对层叠图形12进行加热，通过升华将析出的固体状的升华性物质除去。通过使升华性物质从固相不经液相而直接变化成气相，不会对层叠图形12施加由所述清洗液或所述溶液这样的液体形成的表面张力，能够抑制干燥时的层叠图形12的倒塌。
[0040]然后，如图2E所示，通过刻蚀将内衬膜13除去。该刻蚀例如能够采用氟系自由基种进行。如上所述，内衬I旲13为在表面具有烧基、乙稀基、稀丙基、轻基、醒基、擬基、竣基、硝基、横基、横酸基、芳基、二烧基甲娃烧基、二(氣代烧基)甲娃烧基、二烧基甲娃烧氧基、三(氟代烷基)甲硅烷氧基中的任一官能团的硅氧化膜或硅氮化膜。在内衬膜13为硅氧化膜的情况下，可以不将内衬膜13全部除去，只将表面的官能团除去而残留硅氧化膜。
[0041]然后，如图2F所示，在槽15内埋入例如硅氧化物等绝缘材料，形成用于STI的元件分离用绝缘体16。然后，将硬掩模22a及硅氮化膜20除去，另外，在深度方向对绝缘体16进行刻蚀，将绝缘体16的上部除去。
[0042]然后，如图1及图3所示，在成为浮置栅电极FG的多晶硅膜14上，形成并层叠二氧化硅的栅间绝缘膜18和成为控制栅电极CG的多晶硅膜。通过将这些多晶硅膜以及隧道绝缘膜17及栅间绝缘膜18选择性地除去，形成控制栅电极CG和浮置栅电极FG。通过在整面进行离子注入，在硅基板11的多个有源区AA上形成成为源极区域及漏极区域的多个N型的半导体区域。半导体区域5在硅基板11的表面16方向相互分离地形成。在多个半导体区域5间的多个通道区域上，存在隧道绝缘膜17。在多个半导体区域5上，形成未图示的绝缘层，进而在该绝缘层中形成接触孔，将电极埋入接触孔内。
[0043]在上述的制造方法中，使含有升华性物质的溶液的至少一部分变化成固体。另外，通过升华使升华性物质从固相向气相变化，由此将升华性物质除去。也可以替代如此的升华性物质及除去升华性物质的方法而使用其它的固体物质或方法。例如，也可以替代所述升华性物质、或者与升华性物质一同使用聚合物材料。为了使含有这样的固体物质的溶液与层叠图形12接触并使溶液的至少一部分变化成固体，可采用使溶液进行反应、或使溶液中所含的溶剂的量减少、或者使溶于溶剂中的物质的至少一部分析出等方法中的至少任一种方法。
[0044]为了使从溶液中析出的固体物质从固相向气相变化,能够通过固体的升华、分解及反应中的至少任一种方式来进行。另外，从固相向气相的变化，可通过加热处理、光照射处理、电子射线照射处理、减压处理及采用了与所述物质发生反应的气体的处理中的至少任一种来实施。
[0045]根据本实施方式的制造方法，由于有源区AA的下方部分28的宽度大于上方部分26的宽度，所以能够抑制层叠图形12的倒塌的发生。进而，使含有固体物质的溶液与被清洗液润湿的状态的层叠图形12接触，使所述溶液的至少一部分变化成固体，进而使所述固体物质从固相向气相变化而将其除去。因此，能够抑制由清洗液形成的表面张力施加于层叠图形12上，进一步抑制干燥时的层叠图形12的倒塌的发生。
[0046]另外，通过在使用了含有所述固体物质的溶液的干燥之前，在层叠图形12的侧壁上形成固体物质的成膜性优良的材料的内衬膜13，能够在内衬膜13上充分地形成固体物质。
[0047]利用这样的方法，在清洗液的干燥时，能够使由含有所述固体物质的溶液形成的固体物质从固相直接变化成气相而将固体除去。其结果是，不会对层叠图形12施加由所述清洗液或所述溶液这样的液体形成的表面张力，能够抑制干燥时的图形倒塌。
[0048]以上，对本发明的实施方式进行了说明，但实施方式是作为例子而提示的，并不有意限定发明的范围。实施方式还可以有其它多种方式实施，在不脱离发明要旨的范围内，能够进行多种省略、置换、变更。例如，本发明可用于三维层叠非易失性半导体存储器或具有扁平型单元的平面型非易失性半导体存储器这样的半导体存储装置。
[0049]这些实施方式及其变形等同于包含在发明的范围或要旨内，包含在权利要求范围所述的发明和与其均等的范围内。
【权利要求】
1.一种非易失性半导体存储装置，其具备: 半导体基板、 元件分离用绝缘体，其被埋入设在所述半导体基板的表面区域中的多个槽中，将所述表面区域划分为沿着所述半导体基板的表面向一个方向延伸且相互分离的多个有源区、设在所述多个有源区上的隧道绝缘膜、 设在所述隧道绝缘膜上的浮置栅电极、 设在所述浮置栅电极上的栅间绝缘膜、 设在所述栅间绝缘膜上的控制栅电极、 形成在所述多个有源区的各个中的源极区域及漏极区域； 所述有源区各自在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。
2.一种非易失性半导体存储装置的制造方法，其中， 在半导体基板的表面区域上形成隧道绝缘膜及成为浮置栅电极的电荷存储膜后，通过选择性地刻蚀所述电荷存储膜、所述隧道绝缘膜及所述表面区域的一部分而形成多个槽；将形成所述多个槽的所述表面区域的一部分进一步刻蚀到规定的深度，形成具有台阶、且比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度的多个有源区； 用清洗液清洗所述半导体基板； 在所述多个槽中埋入元件分离用绝缘体； 在所述电荷存储膜上形成栅间绝缘膜及控制栅电极； 在所述多个有源区的各个中形成相互分离的源极区域及漏极区域。
3.根据权利要求2所述的方法，其中，进而，在形成所述多个槽后、且在刻蚀到所述规定的深度之前，在用于形成所述多个槽的侧壁上形成内衬膜； 在所述半导体基板的清洗后、且在形成所述元件分离用绝缘体之前，向所述多个槽中导入溶解有能够从固相不经液相而直接变化成气相的固体物质的溶液，至少在所述多个槽的内部使所述固体物质析出，使所述固体物质从固相不经液相而直接变化成气相，然后，将所述内衬膜除去。
4.根据权利要求3所述的方法，其中，所述内衬膜为所述固体物质的成膜性优异的材料。
5.根据权利要求3所述的方法，其中，对所述内衬膜实施用于增强固体物质的成膜性的表面处理。
6.根据权利要求3所述的方法，其中，所述内衬膜由硅氧化膜或硅氮化膜形成。
7.根据权利要求5所述的方法，其中，所述内衬膜由硅氧化膜或硅氮化膜形成。
8.根据权利要求3所述的方法，其中， 所述内衬膜通过在表面上具有至少I个以上的烷基、乙烯基、烯丙基、羟基、醛基、羰基、羧基、硝基、磺基、磺酰基、芳基、三烷基甲硅烷基、三(氟代烷基)甲硅烷基、三烷基甲硅烷氧基、三(氟代烷基)甲硅烷氧基中的任一官能团的绝缘膜而形成。
9.根据权利要求5所述的方法，其中， 所述内衬膜通过在表面上具有至少I个以上的烷基、乙烯基、烯丙基、羟基、醛基、羰基、羧基、硝基、磺基、磺酰基、芳基、三烷基甲硅烷基、三(氟代烷基)甲硅烷基、三烷基甲硅烷氧基、三(氟代烷基)甲硅烷氧基中的任一官能团的绝缘膜而形成。
10.根据权利要求6所述的方法，其中， 所述内衬膜通过在表面上具有至少I个以上的烷基、乙烯基、烯丙基、羟基、醛基、羰基、羧基、硝基、磺基、磺酰基、芳基、三烷基甲硅烷基、三(氟代烷基)甲硅烷基、三烷基甲硅烷氧基、三(氟代烷基)甲硅烷氧基中的任一官能团的绝缘膜而形成。
11.根据权利要求7所述的方法，其中， 所述内衬膜在表面上通过具有至少I个以上的烷基、乙烯基、烯丙基、羟基、醛基、羰基、羧基、硝基、磺基、磺酰基、芳基、三烷基甲硅烷基、三(氟代烷基)甲硅烷基、三烷基甲硅烷氧基、三(氟代烷基)甲硅烷氧基中的任一种官能团的绝缘膜而形成。
12.根据权利要求3所述的方法，其中， 所述固体的析出是通过使所述溶液与所述多个槽接触、通过使所述溶液反应或使所述溶液中所含的溶剂的量减少、或者使溶于所述溶液中的固体物质的至少一部析出的方法中的至少任一种方法使所述溶液的至少一部分变化成固体而进行的。
13.根据权利要求3所述的方法，其中， 所述固体物质的从固相向气相的变化通过固体物质的升华、分解及反应中的至少任一种方式来进行。
【文档编号】H01L27/115GK104517968SQ201410448439
【公开日】2015年4月15日 申请日期:2014年9月4日 优先权日:2013年9月27日
【发明者】西谷和人, 佐藤胜广 申请人:株式会社东芝