本发明涉及半导体技术领域，特别涉及一种晶体管形成方法。
背景技术：
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gatelast)”工艺为形成高K金属栅极晶体管的一个主要工艺。
“后栅”工艺还包括“先高K(HK-first)”和“后高K(HK-last)”两种方法，其中，“先高K(HK-first)”方法主要是现在半导体衬底上形成高K介质层和位于高K介质层表面的伪栅极之后，再形成源极和漏极，在半导体衬底表面形成与伪栅极表面齐平的介质层，然后去除伪栅极，再在高K介质层表面形成金属栅极；而“后高K(HK-last)”方法在半导体衬底上形成伪栅介质层和位于伪栅介质层表面的伪栅极，然后在形成源极和漏极之后，在半导体衬底上形成与伪栅极表面齐平的介质层，再将伪栅极和伪栅介质层均去除形成凹槽，再在凹槽内填充高K介质层和金属栅极，形成栅极结构。采用“后高K(HK-last)”工艺，可以避免在形成源极和漏极的高温退火过程中，使高K介质层的性能受到高温的影响，对晶体管的性能造成影响。
采用“后高K(HK-last)”方法形成的晶体管过程中，在形成金属栅极的过程中，通常是形成覆盖介质层和填充满凹槽的介质层之后，进行平坦化，形成金属栅极。但是现有形成晶体管中，往往在形成金属栅极之后，还会在介质层的表面残留金属层，导致容易产生短路问题，影响晶体管的性能。
技术实现要素：
本发明解决的问题是提供一种晶体管的形成方法，提高形成的晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成伪栅结构，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；在所述伪栅结构两侧的半导体衬底内形成源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅结构表面齐平，且覆盖伪栅结构的侧壁，所述介质层的材料与伪栅介质层的材料不同；去除所述伪栅极，形成凹槽；采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率；在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
可选的，所述伪栅结构的形成方法包括：在所述半导体衬底表面形成伪栅介质材料层；在所述伪栅介质层表面形成伪栅极材料层；刻蚀所述栅极材料层和伪栅介质材料层，形成伪栅极和伪栅介质层。
可选的，所述伪栅介质层的材料为镧系金属氧化物，所述伪栅极的材料为多晶硅。
可选的，所述伪栅介质层的材料包括La2O3、CeO2、Pr6O11、Nd2O3或Eu2O3中的一种或几种。
可选的，所述伪栅介质层的厚度为
可选的，采用化学气相沉积工艺、原子层沉积工艺或炉管沉积工艺形成所述伪栅介质材料层。
可选的，形成所述伪栅介质材料层的沉积温度为200℃～500℃。
可选的，采用炉管沉积工艺形成所述伪栅极材料层，沉积气体为SiH4，沉积温度为400℃～700℃。
可选的，采用湿法刻蚀或干法刻蚀工艺去除所述伪栅极。
可选的，去除所述伪栅介质层的湿法刻蚀工艺采用的刻蚀溶液为HCl溶液。
可选的，所述HCl溶液的浓度小于1000ppm，溶液温度为0℃～50℃。
可选的，所述介质层的材料为氧化硅。
可选的，形成所述介质层的方法包括：在所述半导体衬底上形成介质材料层，所述介质材料层覆盖所述伪栅极结构；以所述伪栅极表面作为停止位置，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与伪栅极表面齐平。
可选的，还包括在形成介质材料层之前，形成覆盖半导体衬底以及伪栅结构的刻蚀停止层；在对所述介质材料层进行平坦化时，去除位于伪栅极表面的部分刻蚀停止层。
可选的，对伪栅极结构两侧的半导体衬底进行离子注入形成所述源漏区。
可选的，形成所述源漏区的方法包括：在伪栅极结构两侧的半导体衬底内形成凹槽，在所述凹槽内填充应力层，并对所述应力层进行掺杂，形成源漏区。
可选的，待形成晶体管为P型场效应晶体管，则所述应力层的材料为SiGe。
可选的，待形成晶体管为N型场效应晶体管，则所述应力层的材料为SiC。
可选的，还包括：在形成所述源漏区之前，在所述伪栅极结构侧壁表面形成侧墙。
可选的，所述栅介质层的材料为氧化铪、氧化锆、氧化铝或硅氧化铪，所述栅极的材料为铝、钨、银或铜。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底上形成伪栅结构，所述伪栅结构包括伪栅介质及其表面的伪栅极；然后在伪栅结构两侧的半导体衬底内形成源漏区，再在所述半导体衬底上形成介质层，使所述介质层的表面与伪栅结构的表面齐平；然后再去除所述伪栅极和伪栅介质层。本发明的技术方案中，所述介质层的材料与伪栅介质层的材料不同，采用湿法刻蚀工艺去除伪栅介质层的过程中，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率，从而使得所述湿法刻蚀工艺对所述伪栅介质层具有较高的刻蚀选择比，从而避免在去除所述伪栅介质层的过程中，对介质层造成刻蚀，使得介质层产生凹陷，从而在后续形成栅介质层和栅极的过程中，在所述介质层表面造成材料残留，从而可以提高形成的晶体管的性能。
进一步的，所述伪栅介质层的人材料为镧系金属氧化物，去除所述伪栅介质层时采用的湿法刻蚀溶液为HCl溶液，所述HCl溶液对于镧系金属氧化物具有较高的刻蚀速率，而对介质层材料则无法刻蚀，从而在去除所述伪栅介质层的过程中，可以避免介质层受到损伤。
进一步的，所述HCl溶液的浓度小于1000ppm，溶液温度为0℃～50℃。若所述HCl溶液的浓度和温度过高，会使得HCl溶液对于所述伪栅介质层的刻蚀速率过快，不可控，从而，本发明的技术方案中，使得所述HCl溶液的浓度小于1000ppm，溶液温度为0℃～50℃，可以尽量减少由于浓度和温度过大对其他材料层造成损伤。
附图说明
图1至图4是本发明的一个实施例的晶体管的形成过程的结构示意图；
图5至图11是本发明的另一实施例的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有形成的晶体管的性能有待进一步的提高。
请参考图1至图4为一种采用“后高K”工艺形成晶体管的结构示意图。
请参考图1，所述半导体衬底10包括第一区域11和第二区域12，第一区域11用于形成N型场效应晶体管，第二区域12用于形成P型场效应晶体管，所述半导体衬底10内还形成有浅沟槽隔离结构13。所述第一区域11和第二区域12上形成有伪栅极结构，包括伪栅介质层21和位于伪栅介质层21表面的伪栅极22。所述伪栅结构侧壁表面形成有侧墙23，所述伪栅结构两侧的半导体衬底内形成有源漏区14，所述半导体衬底10上形成有介质层25，所述介质层25覆盖侧墙23，且所述介质层25的表面与伪栅极22的表面齐平。所述介质层25与半导体衬底100、侧墙23之间还可以形成有刻蚀停止层24。
请参考图2，去除所述伪栅极22(请参考图1)，形成凹槽31。
请参考图3，去除伪栅介质层21(请参考图2)。由于一般所述伪栅介质层21的材料与介质层25的材料相同，均为氧化硅，且一般采用氢氟酸溶液去除所述伪栅介质层21，所以，在去除所述伪栅介质层21的过程中，会对所述介质层25也进行刻蚀，使的所述介质层25的表面下降，低于侧墙23的表面。
请参考图4，在所述凹槽31(请参考图3)内形成高K栅介质层32和位于所述栅介质层表面的金属栅极33。形成所述高K栅介质层32和金属栅极33的方法包括：在介质层25表面以及凹槽31的内壁表面依次形成高K介质材料层和位于所述高K介质材料层表面填充满凹槽31的金属材料层；然后对所述金属材料层和高K介质材料层进行平坦化，由于所述介质层25的表面低于侧墙23的表面，所以平坦化后，容易在介质层25表面残留部分高K栅介质材料层以及金属材料层。所述介质层25上残留的金属材料层，容易导致短路问题，影响晶体管的性能。
本发明的实施例中，提供一种晶体管的形成方法，采用与介质层材料不同的材料作为伪栅介质层材料，在后续去除伪栅介质层的过程中，采用湿法刻蚀工艺，并且，在所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率，从而避免在去除所述伪栅介质层的过程中，对介质层的表面造成损伤，从而避免后续形成栅极过程中，在介质层表面残留栅极材料。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图5，提供半导体衬底100。
所述半导体衬底100可以是硅或者绝缘体上硅(SOI)，所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为体硅。
本实施例中，所述半导体衬底100包括第一区域101和第二区域102，所述第一区域101和第二区域102上后续分别形成N型场效应晶体管和P型场效应晶体管。
所述半导体衬底100内还形成有浅沟槽隔离结构103。所述浅沟槽隔离结构103可以包括位于沟槽表面的垫氧化层和位于所述垫氧化层表面，填充满沟道的隔离层。本实施例中，所述第一区域101和第二区域102之间通过浅沟槽隔离结构103隔离。
请参考图6，在所述半导体衬底100表面形成伪栅结构，所述伪栅结构包括：位于半导体衬底100表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极。
具体的，本实施例中，在半导体衬底100的第一区域101表面形成第一伪栅结构，所述第一伪栅结构包括位于半导体衬底100表面的第一伪栅介质层211和位于所述第一伪栅介质层211表面的第一伪栅极212；在半导体衬底100的第二区域102表面形成第二伪栅结构，所述第二伪栅结构包括位于半导体衬底100表面的第二伪栅介质层221和位于所述第二伪栅介质层221表面的第二伪栅极222。
形成所述第一伪栅结构和第二伪栅结构的方法包括：在所述半导体衬底100和浅沟槽隔离结构103表面形成伪栅介质材料层；在所述伪栅介质层表面形成伪栅极材料层；刻蚀所述栅极材料层和伪栅介质材料层，分别形成位于第一区域101上的第一伪栅极211和第一伪栅介质层212、位于第二区域102上的第二伪栅极221和第二伪栅介质层222。
所述伪栅介质材料层的材料为镧系金属氧化物，例如伪栅介质材料层的材料包括La2O3、CeO2、Pr6O11、Nd2O3或Eu2O3中的一种或几种。可以采用化学气相沉积工艺、原子层沉积工艺或炉管沉积工艺形成所述伪栅介质材料层，上述沉积工艺的温度范围为200℃～500℃。
本实施例中，所述伪栅介质材料层的材料为La2O3。采用原子层沉积工艺形成所述La2O3层，具体的，所述原子层沉积工艺采用的含氧前驱物可以为H2O2或H2O，金属前驱物为La(thd)3，反应压强为0.5torr～10torr，温度为300℃～500℃。采用原子层沉积工艺可以较为准确的控制形成的伪栅介质材料层的厚度。本实施例中，所述伪栅介质材料层的厚度为
本实施例中，所述伪栅极材料层的材料为多晶硅。可以采用炉管沉积工艺形成所述伪栅极材料层，沉积气体为SiH4，沉积温度为400℃～700℃，所述SiH4在高温下分解成Si和H2，在伪栅极材料层表面沉积形成多晶硅层。
请参考图7，在所述伪栅结构两侧的半导体衬底100内形成源漏区。
具体的，本实施例中，在第一伪栅结构两侧的半导体衬底100的第一区域101内形成第一源漏区214，在第二伪栅结构两侧的半导体衬底100的第二区域102内形成第二源漏区224。本实施例中，在形成所述第一源漏区214和第二源漏区224之前，在所述第一伪栅结构的侧壁表面形成第一侧墙213，在第二伪栅结构的侧壁表面形成第二侧墙223，用于限定形成的第一源漏区214与第一伪栅结构之间的距离，以及第二源漏区224与第二伪栅结构之间的距离。
本实施例中，形成所述第一源漏区214和第二源漏区224的方法包括：分别在第一伪栅极结构两侧的半导体衬底100内形成第一凹槽，在第二伪栅极结构两侧的半导体衬底100内形成第二凹槽；在所述第一凹槽内填充第一应力层，并对所述第一应力层进行掺杂，形成第一源漏区214，在所述第二凹槽内填充第二应力层，并对所述第二应力层进行掺杂，形成第二源漏区214。所述第一应力层的材料为SiC，使得形成的第一源漏区214能够对第一区域101上待形成的N型场效应晶体管的沟道区域施加张应力，提高N型场效应晶体管的沟道区域内的电子迁移率，提高形成的N型场效应晶体管的性能；所述第二应力层的材料为SiGe，使得形成的第二源漏区224能够对第二区域102上待形成的P型场效应晶体管的沟道区域施加张应力，提高P型场效应晶体管的沟道区域内的电子迁移率，提高形成的P型场效应晶体管的性能。
在本发明的其他施例中，也可以通过对第一伪栅极结构和第二伪栅结构两侧的半导体衬底100进行离子注入形成所述第一源漏区214和第二源漏区224。
请参考图8，在所述半导体衬底100上形成介质层300，所述介质层300的表面与伪栅结构表面齐平，且覆盖伪栅结构的侧壁，所述介质层300的材料与伪栅介质层的材料不同。
本实施例中，所述介质层300的表面与第一伪栅结构、第二伪栅结构的表面齐平，且覆盖所述第一伪栅结构、第二伪栅侧壁。所述介质层300的材料与第一伪栅介质层211、第二伪栅介质层221的材料不同。本实施例中，所述介质层300的材料为氧化硅。
本实施例中，在形成所述介质层300之前，在所述半导体衬底100表面和第一伪栅结构、第二伪栅结构上形成刻蚀停止层104。所述停止层104作为后续在第一源漏区214、第二源漏区224上形成互连通孔时的刻蚀停止层。
具体的，本实施例中，形成所述停止层104和介质层300的方法包括：形成覆盖所述半导体衬底100、第一侧墙213、第一伪栅结构、第二侧墙223、第二伪栅结构的刻蚀停止材料层；在所述刻蚀停止材料层表面形成介质材料层，所述介质材料层的表面高于第一伪栅极212、第二伪栅极222的表面；以所述第一伪栅极212和第二伪栅极222表面作为停止层，对所述介质材料层和刻蚀停止材料层进行平坦化，形成刻蚀停止层104和介质层300，使所述介质层300的表面与第一伪栅极212、第二伪栅极222的表面齐平。
可以采用化学气相沉积工艺、原子层沉积工艺等沉积工艺形成所述刻蚀停止材料层，可以采用等离子体增强化学沉积工艺或高密度等离子体沉积工艺形成所述介质材料层，可以提高形成的介质材料层的致密度和填充质量。
请参考图9，去除所述伪栅极，形成凹槽。
本实施例中，去除所述第一伪栅极212(请参考图8)在第一区域101上形成第一凹槽301，去除所述第二伪栅极222(请参考图8)，在第二区域102上形成第二凹槽302。
可以采用干法刻蚀或湿法刻蚀工艺去除所述第一伪栅极212和第二伪栅极222。
采用湿法刻蚀工艺去除所述第一伪栅极212和第二伪栅极222，可以采用对第一伪栅极212和第二伪栅极222材料具有较高选择性的四甲基氢氧化氨(TMAH)溶液作为刻蚀剂，所述TMAH溶液的体积浓度为1％～30％。在本发明的其他实施例中，所述刻蚀溶液还可以是KOH溶液或其他溶液。
在本发明的其他实施例中，采用干法刻蚀工艺去除所述第一伪栅极212和第二伪栅极222，所述干法刻蚀工艺具有较高的方向性，对第一侧墙201和第二侧墙223的损伤较小，有助于提高第一凹槽301和第二凹槽302侧壁的平整性，提高后续在所述第一凹槽301和第二凹槽302内形成的第一栅极和第二栅极的质量。所述干法刻蚀工艺可以采用HBr、Cl2和O2的混合气体作为刻蚀气体，其中，HBr的流速为10sccm～1000sccm，Cl2的流速为10sccm～1000sccm，O2的流速为10sccm～500sccm。
在本发明的其他实施例中，也可以采用干法刻蚀工艺去除部分厚度的第一伪栅极212和第二伪栅极222后，再采用湿法刻蚀工艺去除剩余的第一伪栅极212和第二伪栅极222，可以提高刻蚀效率，并且将所述第一伪栅极212和第二伪栅极222完全去除。
请参考图10，采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率。
本实施例中，采用湿法刻蚀工艺去除所述第一凹槽301底部的第一伪栅介质层211(请参考图9)，以及第二凹槽302底部的第二伪栅介质层212(请参考图9)。
所述湿法刻蚀工艺采用的刻蚀溶液对于所述第一伪栅介质层211和第二伪栅介质层212的材料具有较高的刻蚀速率，但是对于所述介质层300的刻蚀速率较慢或者没有刻蚀速率。
本实施例中，所述第一伪栅介质层211和第二伪栅介质层212的材料为镧系金属氧化物，所述湿法刻蚀工艺采用的刻蚀溶液为HCl溶液。所述HCl溶液对于第一伪栅介质层211和第二伪栅介质层212的材料具有较高的刻蚀效率，但是不会对所述介质层300的材料氧化硅，进行刻蚀。所以，采用所述HCl去除所述第一伪栅介质层211和第二伪栅介质层212不会对介质层300造成损伤。
本实施例中，所述HCl溶液的浓度小于1000ppm，溶液温度为0℃～50℃。若所述HCl溶液的浓度和温度过高，会使得HCl溶液对于所述第一伪栅介质层211和第二伪栅介质层212的刻蚀速率过快，不可控，从而，本实施例中，使得所述HCl溶液的浓度小于1000ppm，溶液温度为0℃～50℃，可以尽量减少由于浓度和温度过大对其他材料层造成损伤。
请参考图11，在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
具体的，在所述第一凹槽301(请参考图10)的形成第一栅极结构，包括位于第一凹槽301内壁表面的第一栅介质层311，和所述第一栅介质层311表面填充满所述第一凹槽301的第一栅极312、在第二凹槽301(请参考图11)内形成第二栅极结构，所述第二栅极结构包括位于第二凹槽302内壁表面的第二栅介质层321，位于所述第二栅介质层321表面填充满所述第二凹槽302第二栅极322。
所述第一栅介质层311和第二栅介质层321的材料为氧化铪、氧化锆、氧化铝或硅氧化铪等高K介质材料，所述第一栅极312和第二栅极322的材料为铝、钨、银或铜等金属材料。
具体的形成所述第一栅介质层311和第二栅介质层321、第一栅极312和第二栅极322的方法包括：在所述第一凹槽301、第二凹槽302和介质层300的表面形成栅介质材料层、和位于所述栅介质材料层表面且填充满所述第一凹槽301、第二凹槽302的栅极材料层；对所述栅极材料层和栅介质材料层进行平坦化，以所述第一侧墙213和第二侧墙223作为停止层，形成位于第一凹槽301内的第一栅介质层311和第一栅极312、位于第二凹槽302内的第二栅介质层321和第二栅极322。
本实施例中，由于在去除所述第一伪栅介质层和第二伪栅介质层的过程中，对介质层不会造成刻蚀，从而使得所述介质层的表面不会凹陷，从而在形成所述第一栅极结构和第二栅极结构时，不会在介质层表面造成形成第一栅极结构和第二栅极结构的材料残留，从而可以提高形成的晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。