积层陶瓷电子组件的制造方法及其装置与流程

本发明提供一种积层陶瓷电子组件的制造方法及其装置，尤指可通过高分子导电黏胶以低温作业制造积层陶瓷电子组件的方法，于积层陶瓷芯片二侧电极接合面分别通过高分子导电黏胶、黏着固定于二导电架的接合侧相对内表面间，达到通过低温黏着保护积层陶瓷不易龟裂、损坏的目的。

背景技术：

现今电子产品及其周边相关的电子设备均需使用到主动组件与被动组件，其中，主动组件(如IC或CPU)可单独执行运算处理功能，而被动组件则是相对于主动组件在进行电流或电压改变时，使其电阻或阻抗不会随的改变的组件，一般为以电阻(Resistor)、电容(Capacitor)与电感(Inductor)合称作三大被动组件，然而，就以功能而言，电容器是以静电模式储存电荷，且可在预定的时间内将电能释放或是作为滤波、旁波协调使用；而被动组件的生产已朝向芯片化发展的趋势，随着集成电路高性能化和高密度化的发展趋势，再加上高速组装功能的表面黏着技术(Surface Mounting Technology；SMT)开发，促使许多电子组件逐渐改以芯片型表面黏着(SMT)取代传统插件型(Through Hole)的焊接方式，因此，芯片化的被动组件需求亦快速提升，使其要求尺寸也愈來愈小，至于电容器为由二导电物质间以极薄的介质屏蔽隔离，并可将静电储存于其导电物质上而达成储存电荷、旁路、滤波、调谐及震荡等功能；且陶瓷电容器又可分为单层及积层陶瓷电容器(Multi－Layer Ceramic Capacitor，MLCC)，其中，积层陶瓷电容器为具有介电数高、绝缘度好、耐热佳、体积小、适合量产且稳定性及可靠度良好等特性，并因积层陶瓷电容器耐高电压和高热、运作温度范围广的优点，再加上芯片化的积层陶瓷电容器可通过表面黏着技术(SMT)直接焊接，生产制造的速度与数量亦较电解电容器、钽质电容器来得快许多，而使积层陶瓷电容器成为电容器产业的主流，更为电子产品日益朝小型化及多功能发展趋势下受到 广泛且大量的使用。

但一般积层陶瓷电容经过表面黏着技术定位在电路板上，将积层陶瓷电容平贴固定于电路板表面，则随着电路板的应用产生弯曲、变形等情况时，亦将导致积层陶瓷电容受到电路板的影响而龟裂、损坏，且积层陶瓷电容通过表面黏着技术焊固在电部板表面时，也容易因焊接时的高温现象，造成积层陶瓷电容承受不住焊接的高温而龟裂，以致积层陶瓷电容在实际应用时，存在诸多的缺失与困扰。

而有业者利用积层陶瓷电容二侧电极位置，通过高温焊接作业方式、分别焊设有支撑脚架，以供积层陶瓷电容形成垫高状，当积层陶瓷电容焊设于电路板时，保持积层陶瓷电容与电路板间形成适当的间距，则电路板应用时所产生弯曲或变形的现象等，亦不致影响积层陶瓷电容破裂，虽可供解决积层陶瓷电容以表面黏着技术焊接平贴在电路板上产生的缺失，然，积层陶瓷电容二侧电极位置焊接支撑脚架时，通过高温融熔焊锡的焊接工艺作业，所需的焊接温度大都高于摄氏300℃、焊接作业进行时必须考虑积层陶瓷电容耐冷热冲击的能力，若是焊接作业升温速率过快，积层陶瓷电容必将无法承受焊接做业的快速升温而形成破裂、损坏等现象，更导致产品得不良率提高，若是焊接作业升温速率过慢，相对助焊剂将四处流动，污染相关作业工具，此外，高温焊接也易对于环境、空气也造成污染；而通过高温融熔焊锡的焊接作业将积层陶瓷电容焊接于二支撑接脚间，则会因焊接作业时焊料、助焊剂(Flux)飞溅、喷洒，在积层陶瓷电容周围产生许多助焊剂、焊锡等的焊渣、碎屑等，在焊接作业完成后，则必须再进行清洗周围所残留的助焊剂(Flux)、焊锡等的焊渣、碎屑，以致积层陶瓷电容的焊接工艺作业相当耗时、费工，而清洗时用清洗剂、清水等，也会造成环境水源的污染，且传统高温焊接作业所使用的焊料、助焊剂等，都含有84％～94％的金属(如铅、铜、锡、银等)及卤素元素[如氯(Cl2)、溴(Br2)、碘(I2)或砈(At)等]≧900(ppm)成分，更含有重金属[如铅(Pb)及汞(Hg)等]，对于环境产生严重的污染。

另，如美国专利公开号US20140002952A1的「层迭式无铅多层陶瓷电容」(Leadless Multi－Layered Ceramic Capacitor Stacks)，其多层陶瓷电容通过瞬间液相烧结(Transient Liquid Phase Sintering)加工，并于使用的焊料中同时加入高熔点金属及低熔点金属的填料，惟在烧结工艺中 低熔点金属分子会扩散至金属导线架而与陶瓷层形成黏着接合(bonding)，且当多层陶瓷电容焊接在电路板上时，位于多层陶瓷电容间的焊料及填料的组合物被重新升温至其低熔点金属的熔融温度时，其低熔点金属就会熔融，多层陶瓷间的黏接力就会降低，进而导致多层陶瓷电容间的焊料及填料的组合物则会形成脱落，影响多层陶瓷电容的黏着结构强度变差。

因此，要如何解决积层陶瓷电容二侧电极位置焊接支撑脚架的工艺作业时，容易受到焊接高温导致龟裂、损坏的缺失与问题，而高温焊接作业后必须清洗助焊剂、焊渣等作业的麻烦与困扰，即为从事此行业者所亟欲改善的方向所在。

技术实现要素：

发明人有鉴于上述的问题与缺失，乃搜集相关资料，经由多方评估及考虑，并以从事于此行业累积的多年经验，经由不断试验及修改，始设计出此种可于积层陶瓷电子组件二侧电极接面、通过高分子导电黏胶黏着于二导线架的接合侧，且工艺中并通过低温黏着作业、不易造成积层陶瓷电子组件因温度升高而产生龟裂、损坏，工艺更为安全、产品良率亦较高的积层陶瓷电子组件的制造方法及其装置。

本发明的主要目的乃在于该积层陶瓷电子组件的积层陶瓷芯片二相外侧分别设有电极接面，再于二侧电极接面外侧分别设置二导线架、可供二平直型接合侧相对二电极接面，且相对各接合侧的另侧则分别垂直弯折成型有焊接侧，即供各焊接侧与积层陶瓷芯片底部表面间形成中空状的缓冲空间，而积层陶瓷芯片二侧电极接面与二导线架的接合侧相对内表面之间附着高分子导电黏胶，通过低温作业(高分子导电黏胶所需的操作温度约≦200℃，最佳操作温度约为≦150℃)，以供二电极面分别通过高分子导电胶固定于二导线架间、可呈电性导通，达到通过低温黏着固定积层陶瓷芯片及二导线架的目的，不必进行高温焊接加工、无需进行后续清洗处理，工艺较为简易、安全、产品良率亦较高，不易造成积层电子组件发生龟裂、损坏的现象。

本发明的次要目的乃在于该积层陶瓷电子组件于二侧电极接面位置，分别利用高分子导电黏胶黏着二导线架，而二导线架呈平直状、且底部分别朝相对内侧垂直弯折水平状的焊接侧，以供二导线架呈相对L形状定位在积层陶瓷电子组件二侧，且高分子导电黏胶利用低温作业方式[所需操作温度约≦200℃，最佳操作温度约为≦150℃]、减少能源耗用、并降低空气污染，再者，高分子 导电黏胶内部的金属含量较低，不含有重金属[如：镉(Cd)、铅(Pb)、汞(Hg)或铬(Cr)等]的成分、并含有较低的卤素元素[如氯(Cl2)、溴(Br2)、碘(I2)或砈(At)等]成分，可降低对环境产生污染的情形，且黏着后无需进行清洗，不必使用清洗容剂，避免造成环境及水源污染等现象，且积层陶瓷电子组件可为积层陶瓷电容器。

本发明的另一目的乃在于该高分子导电黏胶熔点较高，最高可耐摄氏300℃的使用环境，并可通过EN60068－2－58，260℃±5℃浸锡耐焊测试的检测作业，并可具有较高的延展性，可以提供较高的扳弯能力、可供积层陶瓷芯片与二侧导线架不易脱离，而能形成极佳的产品特性。

本发明的再一目的乃在于高分子导电黏胶中，并未添加低熔点金属材料，则积层陶瓷电子组件在烧结工艺后，位于基层陶瓷电子组件间的高分子导电黏胶(热固形树脂)硬化后，若高分子导电黏胶温度熔融温度超过硬化温度(150℃)时，亦不致造成积层陶瓷电子组件间的高分子导电黏胶分开，且积层陶瓷电子组件焊接于预设电路板上，焊接温度升温至300℃时，高分子导电黏胶的黏着接合力都不改变，则不致发生积层陶瓷电子组件间的高分子导电黏胶脱落现象。

附图说明

图1为本发明的制造流程图。

图2为本发明的侧视图。

图3为本发明的侧视分解图。

图4为本发明较佳实施例的侧视图。

图5为本发明的导电高分子黏胶产品与传统高分子焊接工艺产品的耐板弯能力比较。

附图标记说明：1-积层陶瓷芯片；10-缓冲空间；11-电极接面；2-导线架；21-接合侧；22-焊接侧；3-高分子导电黏胶；4-电路板。

具体实施方式

为达成上述目的与功效，本发明所采用的技术手段及其构造、实施的方法等，兹绘图就本发明的较佳实施例详加说明其特征与功能如下，俾利完全了解。

请参阅图1-4所示，为本发明的制造流程图、侧视图、侧视分解图、较佳 实施例的侧视图，由图中所示可以清楚看出，本发明积层陶瓷电子组件的制造方法，其制造方法的步骤：

(A)积层陶瓷芯片1二侧电极接面11外侧，分别设置导线架2。

(B)二导线架2的接合侧21相对内侧、分别对位于积层陶瓷芯片1二侧的各电极接面11。

(C)各电极接面11、各接合侧21间分别填充高分子导电黏胶3。

(D)通过低温黏着、接合将二导线架2的接合侧21分别固于二电极接面11外侧，并可供二导线架2分别与二电极接面11呈电性导通。

(E)而于积层陶瓷芯片1底部与二导线架2底部焊接侧22间，形成预定间距的缓冲空间10。

(F)成型积层陶瓷电子组件。

上述工艺中，于积层陶瓷芯片1二侧电极接面11外侧与二导线架2的接合侧21之间，利用高分子导电黏胶3进行低温(高分子导电黏胶作业所需的操作温度约≦200℃，最佳操作温度约为≦150℃)黏着作业，因接合温度低在制造过程中，不易因高温而造成积层陶瓷芯片1产生龟裂、损坏，并可供二电极接面11分别与二导线架2呈电性导通连结，以通过积层陶瓷芯片1、二导线架2及适量高分子导电黏胶3制造成型为本发明的积层陶瓷电子组件装置，且积层陶瓷电子组件可为积层陶瓷电容器。

而本发明积层陶瓷电子组件的装置，包括积层陶瓷芯片1、二导线架2及高分子导电黏胶3，其中：

该积层陶瓷芯片1于二相对外侧形成电极接面11，并包括二个或二个以上呈层迭状的陶瓷芯片。

该二导线架2呈平直形的导电金属材质，二导线架2一侧分别设有接合侧21，相对各接合侧21的二导线架2另侧则垂直弯折有水平状的焊接侧22，以供二导线架2呈相对L形排列。

该高分子导电黏胶3，金属含量低、并不含重金属及卤素元素，熔点高、可耐摄氏300℃。

上述各构件于组装时，于积层陶瓷芯片1二侧电极接面11外侧、分别设置有导线架2，以供二导线架2的接合侧21分别相对于各电极接面11，则于各电极接面11与各接合侧21之间，利用高分子导电黏胶3进行低温(高分子导电黏胶作业所需的操作温度约≦200℃，最佳操作温度约为≦150 ℃)黏着作业，因接合温度低，不易造成积层陶瓷芯片1产生龟裂、损坏，并供二电极接面11分别与二导线架2呈电性导通连结，以通过积层陶瓷芯片1、二导线架2及适量高分子导电黏胶3成型本发明积层陶瓷电子组件的装置，且积层陶瓷电子组件可为积层陶瓷电容器。

而上述该高分子导电黏胶3的金属含量低，可包括75％～85％的金属及15％～25％的黏胶等，而金属可包括有银(Ag)、铜(Cu)及镍(Ni)等，至于黏胶则可为高分子树脂，高分子导电黏胶3并不含有重金属[如：镉(Cd)、铅(Pb)、汞(Hg)或铬(Cr)等]的成分，且仅含有较低的卤素元素[如氯(Cl2)、溴(Br2)、碘(I2)或砈(At)等]成分≦900(ppm)，并不需作事后的清洗处理作业，避免使用清洗溶剂，可有效降低对环境造成的污染现象；且高分子导电黏胶3具有高延展性，可提供较高的扳弯能力，可使积层陶瓷芯片1二侧电极接面11与导线架2之间、不易被扳动而松脱、分离，不致造成积层陶瓷芯片1的龟裂、损坏；又，高分子导电黏胶3的熔点较高，最高可耐约300℃的使用环境，亦可通过EN－60068－2－58，260℃±5℃浸锡耐焊测试的检测作业，并于低温环境中进行黏着、接合积层陶瓷芯片1与二导线架2，形成开放模式(OPE NMODE)设计进行加工作业，可以避免进行高温焊接的危险工作环境，亦不会有焊料、助焊剂等四处飞溅、喷洒的情况，可以降低工作环境的危险程度、工艺亦较为安全，并能提高成品的积层陶瓷电子组件的产品良率。

且成型的积层陶瓷电子组件予以固定于预设电路板4时，通过积层陶瓷芯片1二侧导线架2的焊接侧22，通过表面黏着技术(SMT)予以焊接于预设电路板4表面，而于积层陶瓷芯片1底部与预设电路板4表面之间形成中空的缓冲空间10，该缓冲空间10之间距可为0﹒8mm～2﹒5mm之间，除了可以在焊接作业时，利用缓冲空间形成空气流通、降低焊接所产生的温度，避免高温直接传递至积层陶瓷芯片1，即不致因高温造成积层陶瓷芯片1的龟裂或损坏，且当预设电路板4于应用时，受到外力的影响而发生弯曲、变形等情况，则可通过缓冲空间10形成缓冲、调节作用，不置造成积层陶瓷芯片1受力弯曲或变形而发生龟裂现象，达到保护积层陶瓷芯片1的目的，以延长积层陶瓷芯片1的使用寿命；且高分子导电黏胶3中，并未添加低熔点金属材料，则积层陶瓷电子组件在烧结工艺后，位于基层陶瓷电子组件间的高分子导电黏胶3(可为热固形树脂)硬化后，若高分子导电黏胶3温度熔融温度超过硬化 温度(150℃)时，亦不致造成积层陶瓷电子组件间的高分子导电黏胶3分开，而积层陶瓷电子组件焊接于预设电路板4上，焊接温度升温至300℃时，高分子导电黏胶3的黏着接合力都不改变，则不致发生积层陶瓷电子组件间的高分子导电黏胶3脱落现象。

且积层陶瓷芯片1二侧电极接面11、二导线架2的接合侧21之间，通过高分子导电黏胶3予以进行低温黏着接合，可视为在二导线架2与积层陶瓷芯片1(MLCC)中间安置『软端子』设计，因高分子导电黏胶3具有良好的塑性变形能力，即使凝固后仍可保持适当的弹性、延展性的柔软效果材质，而可如『软端子』相同具有良好的塑性变形的能力，故而可使产品在遭受外部应用时，可具有较强的耐板弯能力，将成型的积层陶瓷电子组件通过二导线架2的焊接侧22焊接于预设电路板4后，并经过实际测试后，可由图5中清楚看出。

本发明的积层陶瓷电子组件(图5中菱形线条)、与传统高温焊接工艺成型的积层陶瓷电子组件(图5中方形线条)，分别以10个成品(下方1～10数字即为10个积层陶瓷电子组件产品)，经过预设电路板4进行板弯测试，本发明的积层陶瓷电子组件的耐板弯能力都保持在11mm，但传统高温焊接的积层陶瓷电子组件的耐板弯能力，则下降至10mm或9mm，一但预设电路板4产生板弯变形状态时，传统高温焊接成型的积层陶瓷电子组件相当容易因板弯而导致龟裂、损坏，本发明的积层陶瓷子组件较不易产生龟裂或损坏等现象，可防止产品上板的后电路板(PCB)后续加工应力造成的损伤。

即便产品遭受极大外部应力，超乎产品所能承受的应力，产品也会在高分子导电黏胶3与积层陶瓷芯片1黏合处先行断裂，形成『Open Mode』开放模式，不会直接造成积层陶瓷芯片1产生裂缝，可以保护陶瓷电容组件不会因极大外部应力的破坏产生裂缝，并保持原有的积层陶瓷电容的功效，可在通电的使用环境下，亦不致造成烧板的危险。

此外，以高分子导电黏胶3黏合的产品，在实际应用上，因高分子导电黏胶3具有高度塑性变形能力，可于积层陶瓷电容作业中发热时、通过高分子导电黏胶3的塑性变形能力、将金属导线架2(金属材料)与积层陶瓷芯片1(M LCC、陶瓷材料)之间因时热膨胀数不同所产生的拉扯应力予以抵消，则积层陶瓷芯片1与二导线架2之间即不易产生相互的拉扯应力的破坏，并达到降低陶瓷电容使用中的受到拉扯应力破坏现象的目的，并可提高产品的使用寿命。

因此，以上所述仅为本发明的较佳实施例而已，非因此局限本发明的专利范围，本发明积层陶瓷电子组件的制造方法及其装置，于积层陶瓷芯片1二侧电极接面11外侧，分别设置导线架2，以供二导线架2的接合侧21分别对位各电极接面11，并于各电极接面11与各接合侧21之间、分别利用高分子导电黏胶3进行低温黏着、接合，从而可达到保护积层陶瓷芯片1不致发生龟裂、损坏的目的，且高分子导电黏胶3含金属量低、并不含重金属及卤素元素，降低对环境污染，且不必进行后续的清洗处理，而积层陶瓷芯片1利用二侧导线架2焊设固定于预设电路板4时，在积层陶瓷芯片1底部与预设电路板4表面形成缓冲空间10，使积层陶瓷芯片1不易受到预设电路板4的弯曲、变形影响导致龟裂，可延长积层陶瓷芯片1的使用寿命，故举凡可达成前述效果的结构、装置皆应受本发明所涵盖，此种简易修饰及等效结构变化，均应同理包含于本发明的专利范围内，合予陈明。

故，本发明为主要针对积层陶瓷电子组件的制造方法及其装置进行设计，利用积层陶瓷芯片二侧电极接面相对二导线架的接合面，并通过高分子导电黏胶予以低温黏着、接合，形成电性导通，而可达到避免造成积层陶瓷芯片产生龟裂、损坏情况为主要保护重点，且高分子导电黏胶金属含量低且不含重金属及卤素元素，乃仅使高分子导电黏胶应用降低对环境造成污染的优势，并供积层陶瓷芯片通过二侧导线架与预设电路板间形成缓冲空间，避免积层陶瓷芯片受到预设电路板影响而龟裂的功效。

以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离本发明所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本发明的保护范围内。