反熔丝单次可编程存储单元以及存储器的操作方法与流程

本发明涉及一种存储器及其的操作方法，且特别是涉及一种改善读取特性的反熔丝单次可编程存储单元及存储器的操作方法。

背景技术：

非挥发性存储器是一种能在切断电源后继续保存存储器内数据的存储器，并可分成只读存储器(read only memory,ROM)、单次可编程存储器(one time programmable memory,OTP memory)以及可重复读写存储器(Multi-times programmable memory)。此外，随着半导体存储器技术的成熟，非挥发性存储器已可以整合至与互补式金属氧化物半导体(complementary metal oxide semiconductor,CMOS)元件相容的制作工艺下。

如上述的单次可编程存储器而言，其可类分为熔丝型(fuse type)以及反熔丝型(anti-fuse type)。熔丝型单次可编程存储器在未编程的状态下为短路，编程后则为断路。反之，反熔丝型单次可编程存储器则是在未编程前为断路，编程后为短路。此外，基于CMOS制作工艺技术中的MOS元件的特性，反熔丝型单次可编程存储器较适于整合在CMOS制作工艺技术中。

此外，单次可编程存储器单元基于栅极氧化层的破裂(rupture)以形成永久导电的路径。导电通道的形成位置随机分布，会使读取数据判断不易。

技术实现要素：

本发明的目的在于提供一种改善读取特性的反熔丝单次可编程只读存储单元，能够避免反熔丝层的破裂位置处于使反熔丝栅极与基底直接接触之处，而能够改善读取特性。

本发明的再一目的在于提供一种存储器的操作方法，可利用较低的电压进行读取、降低编程禁止漏电流(PGM inhibit current)以及改善编程漏电流。

为达上述目的，本发明的改善读取特性的反熔丝单次可编程存储单元，包括反熔丝单元以及选择晶体管。反熔丝单元设置于基底上，此基底具有第一导电型。反熔丝单元包括反熔丝栅极、反熔丝层、修改的延伸掺杂区、第一掺杂区与第二掺杂区。反熔丝栅极设置于基底上。反熔丝层设置于反熔丝栅极与基底之间。修改的延伸掺杂区具有第二导电型，设置于反熔丝层下方的基底中，其中反熔丝层、反熔丝栅极与修改的延伸掺杂区构成可变电容器。第一掺杂区与第二掺杂区具有第二导电型，并分别设置于反熔丝栅极的相对两侧的基底中。选择晶体管设置基底上，包括选择栅极、栅极介电层、第二掺杂区与第三掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第二掺杂区与第三掺杂区具有第二导电型，并分别设置于选择栅极的相对两侧的基底中。

在本发明的一实施例中，反熔丝层与栅极介电层的厚度相同。

在本发明的一实施例中，上述选择晶体管包括核心金属氧化物半导体(core MOS)晶体管，其中此选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间，其中淡掺杂区的接面深度与修改的延伸掺杂区的接面深度相同，淡掺杂区的掺杂浓度与修改的延伸掺杂区的掺杂浓度相同。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间，其中源极/漏极延伸区的接面深度小于该修改的延伸掺杂区的接面深度，源极/漏极延伸区的掺杂浓度大于修改的延伸掺杂区的掺杂浓度。

在本发明的一实施例中，上述选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。其中此选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间。淡掺杂区、源极/漏极延伸区与修改的延伸掺杂区的接面深度相同，淡掺杂区、源极/漏极延伸区与修改的延伸掺杂区的掺杂浓度相同。

在本发明的一实施例中，上述选择晶体管包括双栅极介电层金属氧化物半导体晶体管，靠近第二掺杂区的栅极介电层的厚度大于靠近第三掺杂区的栅极介电层的厚度。上述选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间，其中淡掺杂区的接面深度与修改的延伸掺杂区的接面深度相同，淡掺杂区的掺杂浓度与修改的延伸掺杂区的掺杂浓度相同。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间，其中源极/漏极延伸区的接面深度小于修改的延伸掺杂区的接面深度，源极/漏极延伸区的掺杂浓度大于修改的延伸掺杂区的掺杂浓度。

在本发明的一实施例中，第一导电型为P型及N型的其中的一个，第二导电型为P型及N型的其中的另一个。

在本发明的一实施例中，上述修改的延伸掺杂区为一阱区。其中阱区的一部分延伸至位于选择栅极下方。上述选择晶体管可为核心金属氧化物半导体(core MOS)晶体管或选择晶体管包括输入输出金属氧化物半导体(I/O MOS)晶体管。上述选择晶体管具有淡掺杂区。淡掺杂区具有第二导电型，设置于选择栅极与第三掺杂区之间。

在本发明的一实施例中，上述阱区的一部分延伸至位于第二掺杂区下方。选择晶体管包括双栅极介电层金属氧化物半导体晶体管，靠近第二掺杂区的栅极介电层的厚度大于靠近第三掺杂区的该栅极介电层的厚度。上述选择晶体管具有淡掺杂区以及源极/漏极延伸区。淡掺杂区具有第二导电型，设置于选择栅极与第二掺杂区之间。源极/漏极延伸区具有第二导电型，设置于选择栅极与第三掺杂区之间，其中源极/漏极延伸区的接面深度小于淡掺杂区的接面深度，源极/漏极延伸区的掺杂浓度大于淡掺杂区的掺杂浓度。

本发明的存储单元的操作方法，存储单元包括设置于基底上的选择晶体管、串接选择晶体管的反熔丝单元。反熔丝单元包括依序设置于基底上的反熔丝层及反熔丝栅极、设置于反熔丝层下方的基底中的修改的延伸掺杂区以及分别设置于反熔丝栅极的相对两侧的基底中的第一掺杂区与第二掺杂区，反熔丝层、反熔丝栅极与修改的延伸掺杂区构成可变电容器。选择晶体管包括选择栅极、分别设置于选择栅极的相对两侧的基底中的第二掺杂区与第三掺杂区。此存储单元的操作方法包括：在读取操作时，在选择栅极施加第一电压，在第三掺杂区施加第二电压并于反熔丝栅极施加一第三电压，其中第一电压足以打开选择晶体管的通道，可通过从反熔丝栅极侦测存储单元的通道电流大小来判断存储于存储单元中的数据。

在本发明的一实施例中，上述第一电压等于第三电压，第二电压为0伏特。

本发明的存储器的操作方法，存储器包括：多个存储单元，排列成阵列，各存储单元包括设置于基底上的选择晶体管、串接选择晶体管的反熔丝单元。反熔丝单元包括依序设置于基底上的反熔丝层与反熔丝栅极、设置于反熔丝层下方的基底中的修改的延伸掺杂区以及分别设置于反熔丝栅极的相对两侧的基底中的第一掺杂区与第二掺杂区，反熔丝栅极、反熔丝层与修改的延伸掺杂区构成可变电容器。选择晶体管包括选择栅极、分别设置于选择栅极的相对两侧的基底中的第二掺杂区与第三掺杂区。多条字符线分别连接同一行的存储单元的选择栅极。多条反熔丝栅极线分别连接同一行的存储单元的反熔丝栅极。多条位线分别连接同一列的存储单元的第三掺杂区。此存储器的操作方法包括：在读取操作时，在选定存储单元所耦接的字符线施加第一电压，在选定存储单元所耦接的位线施加第二电压，在选定存储单元所耦接的反熔丝栅极线施加第三电压其中第一电压足以打开选定存储单元的选择晶体管的通道，可通过从选定存储单元所耦接的反熔丝栅极线侦测选定存储单元的通道电流大小来判断存储于选定存储单元中的数据。

在本发明的一实施例中，上述第一电压等于第三电压，第二电压为0伏特。

基于上述，在本发明的改善读取特性的反熔丝单次可编程只读存储单元以及存储器的操作方法中，反熔丝栅极、反熔丝层与修改的延伸掺杂区(阱区)构成可变电容器。利用修改的延伸掺杂区(阱区)连接第二掺杂区，其中修改的延伸掺杂区(阱区)与第二掺杂区的导电型态相同，即使反熔丝层的破裂位置形成在远离第二掺杂区的位置，通过修改的延伸掺杂区(阱区)也可以将电流传导至第二掺杂区，而能够改善读取特性。在对反熔丝存储单元进行读取操作时，也可利用较低的电压进行读取；在对反熔丝存储单元进行编程操作时，能够降低编程禁止漏电流(PGM inhibit current)；在抑制编程时也能够改善漏电流。

而且，由于在反熔丝单元下方的基底中设置修改的延伸掺杂区(阱区)，避免反熔丝栅极于反熔丝层破裂后直接与基底连接，在对反熔丝存储单元进行编程操作时，在抑制编程期间能够降低编程禁止漏电流(PGM inhibit current)。

而且，在当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管时，则栅极介电层的厚度厚于反熔丝层的厚度，如此在抑制编程时也能够减少漏电流。

在当选择晶体管为双栅极介电层(Dual gate dielectric layer)金属氧化物半导体晶体管时，则栅极介电层靠近反熔丝层的厚度厚于反熔丝层的厚度，如此在抑制编程时也能够减少漏电流。

在本发明的反熔丝存储单元中，淡掺杂区的接面深度大于核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区的接面深度、且淡掺杂区的掺杂浓度小于核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区的掺杂浓度，因此能够改善接面的BVD(漏极至基底接面的击穿电压(the breakdown voltage of the drain to substrate junction))。而且，通过淡掺杂区改善漏电流。此外，也能够直接采用输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)作为淡掺杂区。

另外，在当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管，且修改的延伸掺杂区(阱区)从反熔丝单元下方的基底进一步延伸至位于选择栅极下方时，如此在抑制编程时也能够减少漏电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A为本发明的一优选实施例的存储单元的上视图；

图1B为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图1C为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图1D为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图2A为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图2B为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图2C为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图；

图3为本发明的一优选实施例的反熔丝存储单元阵列的电路简图；

图4A为对存储器阵列进行编程操作的一实例的示意图；

图4B为进行编程操作时选定存储单元M1剖面示意图；

图5A为对存储器阵列进行读取操作的一实例的示意图；

图5B为进行读取操作时选定存储单元M1剖面示意图；

图6A为对存储器阵列进行读取操作的一实例的示意图；

图6B为进行读取操作时选定存储单元M1剖面示意图。

符号说明

100：存储单元

102：阱区

104：第一掺杂区

106：第二掺杂区

108：第三掺杂区

110：选择栅极

112：第一栅极

114：第二栅极

116：绝缘层

118：主动区

120：接触插塞

126：导电路径

128：第一通道区

130：第二通道区

132：第一电流

200：反熔丝存储单元

202：基底

204、236：阱区

206：反熔丝单元

208：选择晶体管

210：反熔丝层

212、AF：反熔丝栅极

214、W：修改的延伸掺杂区

214a、214b、216、218、224、D、S：掺杂区

220：选择栅极

222：栅极介电层

226：源极/漏极延伸区

228：淡掺杂区

230：间隙壁

232：反熔丝结构

234：选择栅极结构

D1、D2：厚度

M1～M4：存储单元

WL0～WL1：字符线

AF0～AF1：反熔丝栅极线

BL0～BL1：位线

具体实施方式

图1A所绘示为本发明的一优选实施例的存储单元的上视图。图1B所绘示为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图。

请参照图1A、图1B，本发明的反熔丝存储单元200例如是设置于基底202上。基底202例如是具有第一导电型。

本发明的反熔丝存储单元200包括反熔丝单元206、选择晶体管208。

反熔丝单元206设置于基底202上。反熔丝单元206包括反熔丝层210、反熔丝栅极(anti-fuse gate)212、修改的延伸掺杂区214、掺杂区216(源极/漏极区)以及掺杂区218(源极/漏极区)。

反熔丝栅极212设置于基底202上。反熔丝层210设置于反熔丝栅极212与基底202之间。反熔丝层210的材质例如是氧化硅或其它可以形成栅极氧化层的绝缘层(如高介电值的氧化层如HfO₂、Al₂O₃等)。通过使反熔丝栅极212下方的反熔丝层210破裂来进行编程操作。

修改的延伸掺杂区214具有第二导电型，设置于反熔丝层210下方的基底202中。修改的延伸掺杂区214由掺杂区214a以及掺杂区214b构成，掺杂区214a以及掺杂区214b为修改的源极/漏极延伸区(modified source/drain extension)。反熔丝层210、反熔丝栅极212与修改的延伸掺杂区214构成可变电容器(varator)。

掺杂区216(源极/漏极区)以及掺杂区218(源极/漏极区)具有第二导电型，并分别设置于反熔丝栅极212的相对两侧的基底202中。

选择晶体管208设置基底202上，包括：选择栅极220、栅极介电层222、掺杂区218与掺杂区224。选择栅极220例如设置于基底202上。

栅极介电层222例如设置于选择栅极220与基底202之间。栅极介电层222的材质例如是氧化硅或其它可以形成栅极氧化层的绝缘层(如高介电值的氧化层如HfO₂、Al₂O₃等)。反熔丝层210与栅极介电层222的厚度例如是相同或不同。

掺杂区218与掺杂区224，具有第二导电型，并分别设置于选择栅极220的相对两侧的基底202中，其中反熔丝单元206、选择晶体管208共用掺杂区218。

在本实施例中，选择晶体管208例如是核心金属氧化物半导体(core MOS)晶体管。选择晶体管208具有淡掺杂区226及源极/漏极延伸区228(SDE)。淡掺杂区226设置于选择栅极220与掺杂区218之间，其中淡掺杂区226的接面深度可与修改的延伸掺杂区214的接面深度相同或不同，淡掺杂区226的掺杂浓度可与修改的延伸掺杂区214的掺杂浓度相同或不同。源极/漏极延伸区228设置于选择栅极220与掺杂区224之间，其中源极/漏极延伸区228的接面深度小于修改的延伸掺杂区214的接面深度，该源极/漏极延伸区228的掺杂浓度大于修改的延伸掺杂区214的掺杂浓度。

在一实施例中，源极/漏极延伸区228为核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区。淡掺杂区226为修改的延伸掺杂区，淡掺杂区226的接面深度大于源极/漏极延伸区228的接面深度，淡掺杂区226的掺杂浓度通常小于源极/漏极延伸区228的掺杂浓度。淡掺杂区226的接面深度与掺杂浓度例如与输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)相同。

以40纳米制作工艺为例，当选择晶体管为核心金属氧化物半导体(core MOS)晶体管时，则栅极介电层222的厚度例如是源极/漏极延伸区228的掺杂浓度例如是5×10¹³～1×10¹⁵(1/cm²)。当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管时，则栅极介电层222的厚度例如是淡掺杂区226的掺杂浓度例如是5×10¹²～1×10¹⁴(1/cm²)。

由于淡掺杂区226的接面深度大于源极/漏极延伸区228的接面深度，因此能够改善接面的BVD(漏极至基底接面的击穿电压(the breakdown voltage of the drain to substrate junction))，并改善编程漏电流。

在本发明的反熔丝存储单元中，也可以视需要而设置阱区204，其具有第一导电型。

在本发明的反熔丝存储单元中，也可以视需要而设置间隙壁(spacer)230。间隙壁230设置于选择栅极220及反熔丝栅极212侧壁。

在上述实施例中，若第一导电型为P型，则第二导电型为N型；若第一导电型为N型，则第二导电型为P型。

请参照图1B，说明本发明的一优选实施例的存储单元的制造方法。首先，在基底202中形成阱区204。在基底200上形成由反熔丝层210与反熔丝栅极212构成的反熔丝结构232以及由栅极介电层210与选择栅极212构成的选择栅极结构234。

在选择栅极220的一侧形成源极/漏极延伸区228。源极/漏极延伸区228的形成方法例如是离子注入法。利用掩模层(未绘示)覆盖源极/漏极延伸区228。

然后，在反熔丝层210下方的基底中形成修改的延伸掺杂区214，并于选择栅极220的另一侧形成淡掺杂区226。反熔丝栅极212、反熔丝层210与修改的延伸掺杂区214构成可变电容器。其中形成淡掺杂区226与修改的延伸掺杂区214的方法为倾斜角离子注入法。利用倾斜角离子注入法于反熔丝栅极212下方的基底200中形成掺杂区214a以及掺杂区214b，通过调整注入角度而使掺杂区214a与掺杂区214b相连构成修改的延伸掺杂区214。在本实施例中，以在同一步骤中形成淡掺杂区226与修改的延伸掺杂区214为例做说明，当然淡掺杂区226与修改的延伸掺杂区214也可以在不同步骤中形成。

移除覆盖源极/漏极延伸区228的掩模层(未绘示)。然后，在反熔丝栅极212的相对两侧的基底200中形成掺杂区216与掺杂区218，并于选择栅极220的相对两侧的基底200中形成掺杂区218与掺杂区224。本发明的反熔丝型单次可编程存储器可整合在CMOS制作工艺技术中。

图1C所绘示为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图。

在本实施例中，构件与图1B所示的反熔丝存储单元相同者，给予相同的符号，并省略其说明。

请参照请图1C，相较于图1B所示的反熔丝存储单元，本实施例的反熔丝存储单元的选择晶体管208例如是输入输出金属氧化物半导体(I/O MOS)晶体管。选择晶体管208具有淡掺杂区226及源极/漏极延伸区228。淡掺杂区226设置于选择栅极220与掺杂区218之间。源极/漏极延伸区228设置于选择栅极220与掺杂区224之间。淡掺杂区226及源极/漏极延伸区228的接面深度可小于等于修改的延伸掺杂区214的接面深度相同，淡掺杂区226及源极/漏极延伸区228的掺杂浓度可大于等于修改的延伸掺杂区214的掺杂浓度。淡掺杂区226及源极/漏极延伸区228为输入输出金属氧化物半导体(I/OMOS)晶体管的淡掺杂漏极区(IOLDD)相同。修改的延伸掺杂区214的接面深度与掺杂浓度例如可与输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)相同。

以40纳米制作工艺为例。当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管时，则栅极介电层222的厚度例如是淡掺杂区226的掺杂浓度例如是5×10¹²～1×10¹⁴(1/cm²)。

由于输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)的接面深度大于核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区的接面深度，因此输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)可以直接作为反熔丝单元206的修改的延伸掺杂区214(修改的源极/漏极延伸区)，进而改善接面的BVD(漏极至基底接面的击穿电压(the breakdown voltage of the drain to substrate junction))，并改善编程漏电流。

当然，反熔丝单元206的修改的延伸掺杂区214(修改的源极/漏极延伸区)与输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)相比，也可以具有较深的接面深度与较小的掺杂浓度。

请参照图1C，说明本发明的一优选实施例的存储单元的制造方法。在本实施例中，步骤与图1B所示的反熔丝存储单元的制造方法相同者，省略其说明。在此，只针对不同点做说明。

在基底200上形成由反熔丝层210与反熔丝栅极212构成的反熔丝结构232以及由栅极介电层210与选择栅极212构成的选择栅极结构234。

在选择栅极220的的相对两侧形成淡掺杂区226、源极/漏极延伸区228。源极/漏极延伸区228的形成方法例如是离子注入法。

在形成淡掺杂区226、源极/漏极延伸区228的步骤中，同时于反熔丝层210下方的基底中形成修改的延伸掺杂区214。反熔丝栅极212、反熔丝层210与修改的延伸掺杂区214构成可变电容器。其中形成淡掺杂区226、源极/漏极延伸区228与修改的延伸掺杂区214的方法为倾斜角离子注入法。利用倾斜角离子注入法于反熔丝栅极212下方的基底200中形成掺杂区214a以及掺杂区214b，通过调整注入角度而使掺杂区214a与掺杂区214b相连构成修改的延伸掺杂区214。之后，形成掺杂区216、掺杂区218与掺杂区224。

在本实施例中，以在同一步骤中形成淡掺杂区226与修改的延伸掺杂区214为例做说明，当然淡掺杂区226、源极/漏极延伸区228与修改的延伸掺杂区214也可以在不同步骤中形成。亦即，在形成淡掺杂区226、源极/漏极延伸区228之后，利用掩模层(未绘示)覆盖淡掺杂区226、源极/漏极延伸区228。在反熔丝层210下方的基底中形成修改的延伸掺杂区214之后，移除覆盖源极/漏极延伸区228的掩模层(未绘示)。

图1D所绘示为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图。

在本实施例中，构件与图1B所示的反熔丝存储单元相同者，给予相同的符号，并省略其说明。

请参照请图1D，相较于图1B所示的反熔丝存储单元，本实施例的反熔丝存储单元的选择晶体管208例如是双栅极介电层(Dual gate dielectric layer)金属氧化物半导体晶体管。选择晶体管208靠近反熔丝单元206的部分为输入输出金属氧化物半导体(I/O MOS)晶体管，远离反熔丝单元206的部分为核心金属氧化物半导体(core MOS)晶体管。因此，靠近掺杂区218的栅极介电层222的厚度D1大于靠近掺杂区224的栅极介电层222的厚度D2。淡掺杂区226的接面深度与修改的延伸掺杂区214的接面深度相同，淡掺杂区226的掺杂浓度与修改的延伸掺杂区214的掺杂浓度相同。源极/漏极延伸区228的接面深度小于修改的延伸掺杂区214的接面深度，源极/漏极延伸区228的掺杂浓度大于修改的延伸掺杂区214的掺杂浓度。

在本实施例中，双栅极介电层(Dual gate dielectric layer)金属氧化物半导体晶体管例如是由一半的核心金属氧化物半导体(core MOS)晶体管与一半的输入输出金属氧化物半导体(I/O MOS)晶体管所构成。淡掺杂区226为输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)。修改的延伸掺杂区214的接面深度与掺杂浓度例如可与输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)相同。源极/漏极延伸区228为核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区(SDE)。

请参照图1D，说明本发明的一优选实施例的存储单元的制造方法。在本实施例中，步骤与图1B所示的反熔丝存储单元的制造方法相同者，省略其详细说明。在此，只针对不同点做说明。

在基底200上形成由反熔丝层210与反熔丝栅极212构成的反熔丝结构232以及由栅极介电层210与选择栅极212构成的选择栅极结构234。其中在形成栅极介电层210的步骤中，使靠近反熔丝层的栅极介电层210的厚度D1大于远离反熔丝层的栅极介电层210的厚度D2。

在选择栅极220的一侧形成源极/漏极延伸区228。然后，在反熔丝层210下方的基底中形成修改的延伸掺杂区214，并于选择栅极220的另一侧形成淡掺杂区226。

然后，在反熔丝栅极212的相对两侧的基底200中形成掺杂区216与掺杂区218，并于选择栅极220的相对两侧的基底200中形成掺杂区218与掺杂区224。

在本实施例中，以在同一步骤中形成淡掺杂区226与修改的延伸掺杂区214为例做说明，当然淡掺杂区226与修改的延伸掺杂区214也可以在不同步骤中形成。本发明的反熔丝型单次可编程存储器可整合在CMOS制作工艺技术中。

图2A至图2C所绘示为本发明的其他实施例的反熔丝存储单元的剖视图。图2A至图2C所绘示为本发明的一优选实施例的图1A中的存储单元的沿A-A’线的剖视图。

在本实施例中，构件与图1A～图1D所示的反熔丝存储单元相同者，给予相同的符号，并省略其说明。

请参照请图2A，相比较于图1B所示的反熔丝存储单元，本实施例的反熔丝存储单元的掺杂区为阱区236，除了设置于反熔丝单元206下方的基底202之外，阱区236的一部分延伸至位于选择栅极220下方。因此，选择晶体管208中并未设置有如图1B所示的淡掺杂区226。

请参照图2A，说明本发明的一优选实施例的存储单元的制造方法。首先，在基底202中分别形成阱区204以及阱区236。阱区204以及阱区236的导电型态不同。在基底200上形成由反熔丝层210与反熔丝栅极212构成的反熔丝结构232以及由栅极介电层210与选择栅极212构成的选择栅极结构234。其中阱区236的一部分延伸至位于选择栅极220下方。然后，在选择栅极220的一侧形成源极/漏极延伸区228。然后，在反熔丝栅极212的相对两侧的基底200中形成掺杂区216与掺杂区218，并于选择栅极220的相对两侧的基底200中形成掺杂区218与掺杂区224。本发明的反熔丝型单次可编程存储器可整合在CMOS制作工艺技术中。

请参照请图2B，相较于图1C所示的反熔丝存储单元，本实施例的反熔丝存储单元的修改的延伸掺杂区为阱区236，除了设置于反熔丝单元206下方的基底202之外，阱区236的一部分延伸至位于选择栅极下方。因此，选择晶体管208中并未设置有如图2B所示的淡掺杂区226。

请参照图2B，说明本发明的一优选实施例的存储单元的制造方法。在本实施例中，步骤与图2A所示的反熔丝存储单元的制造方法相同者，省略其详细说明。在此，只针对不同点做说明。

本实施例的存储单元的制造方法与图2A所示的反熔丝存储单元的制造方法的不同之处只在于栅极介电层的厚度不同，且源极/漏极延伸区228的接面深度与注入浓度不同。

请参照请图2C，相比较于图1D所示的反熔丝存储单元，本实施例的反熔丝存储单元的修改的延伸掺杂区为阱区236，除了设置于反熔丝单元206下方的基底202之外，阱区236的一部分延伸至位于掺杂区218下方。

在反熔丝单元下方的基底中设置阱区236，利用阱区236连接掺杂区218，其中阱区236与掺杂区218的导电型态相同，能够改善读取特性。由此，在对反熔丝存储单元进行读取操作时，可利用较低的电压进行读取；在对反熔丝存储单元进行编程操作时，在抑制编程期间能够降低编程禁止漏电流(PGM inhibit current)；在抑制编程时也能够改善漏电流。

在本发明的反熔丝存储单元中请参照图2C，说明本发明的一优选实施例的存储单元的制造方法。在本实施例中，步骤与图1D所示的反熔丝存储单元的制造方法相同者，省略其详细说明。在此，只针对不同点做说明。

首先，在基底202中分别形成阱区204以及阱区236。阱区204以及阱区236的导电型态不同。在基底200上形成由反熔丝层210与反熔丝栅极212构成的反熔丝结构232以及由栅极介电层210与选择栅极212构成的选择栅极结构234。其中在形成栅极介电层210的步骤中，使靠近反熔丝层的栅极介电层210的厚度D1大于远离反熔丝层的栅极介电层210的厚度D2。

在选择栅极220的一侧形成源极/漏极延伸区228。然后，在选择栅极220的另一侧形成淡掺杂区226。

然后，在反熔丝栅极212的相对两侧的基底200中形成掺杂区216与掺杂区218，并于选择栅极220的相对两侧的基底200中形成掺杂区218与掺杂区224。阱区236的一部分延伸至位于掺杂区218下方。

然而，在本发明的反熔丝存储单元中，如图1B～图1D、图2A～图2C所示，反熔丝栅极212、反熔丝层210与修改的延伸掺杂区214(阱区236)构成可变电容器。利用修改的延伸掺杂区214(阱区236)连接掺杂区218，其中修改的延伸掺杂区214(阱区236)与掺杂区218的导电型态相同，即使反熔丝层的破裂位置形成在远离掺杂区218的位置，通过修改的延伸掺杂区214(阱区236)也可以将电流传导至掺杂区222，而能够改善读取特性。在对反熔丝存储单元进行读取操作时，也可利用较低的电压进行读取。

而且，由于在反熔丝单元206下方的基底202中设置修改的延伸掺杂区214(阱区236)，避免反熔丝栅极于反熔丝层破裂后直接与基底连接，在对反熔丝存储单元进行编程操作时，进而在抑制编程期间能够降低编程禁止漏电流(PGM inhibit current)。

而且，在当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管时，则栅极介电层222的厚度例如是其厚于反熔丝层210的厚度，如此在抑制编程时也能够减少漏电流。在当选择晶体管为双栅极介电层(Dual gate dielectric layer)金属氧化物半导体晶体管时，则栅极介电层222靠近反熔丝层210的厚度例如是其厚于反熔丝层210的厚度，如此在抑制编程时也能够减少漏电流。

在本发明的反熔丝存储单元中，如图1B～图1D所示，淡掺杂区226的接面深度大于核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区的接面深度、且淡掺杂区226的掺杂浓度小于核心金属氧化物半导体(core MOS)晶体管的源极/漏极延伸区的掺杂浓度，因此能够改善接面的BVD(漏极至基底接面的击穿电压(the breakdown voltage of the drain to substrate junction))，并改善编程漏电流。而且能够直接采用输入输出金属氧化物半导体(I/O MOS)晶体管的淡掺杂漏极区(IOLDD)作为淡掺杂区226。

另外，在当选择晶体管为输入输出金属氧化物半导体(I/O MOS)晶体管，且阱区236从反熔丝单元206下方的基底202进一步延伸至位于选择栅极下方时(如图2A～图2B所示)，如此在抑制编程时也能够减少漏电流。

图3所绘示为本发明的一优选实施例的反熔丝存储单元阵列的电路简图。

请参照图3，本发明的反熔丝存储器例如是由多个存储单元阵列所构成。以下针对存储单元阵列做说明。在本实施例中，以2×2个存储单元所组成的存储单元阵列为例做说明，但是组成存储单元阵列的存储单元个数可依实际情况而变动，例如由64个、256个、512个存储单元等组成存储单元阵列。在图3中，X方向定义为行方向，Y方向定义为列方向。

存储单元阵列包括多个存储单元M1～M4、多条字符线WL0～WL1、多条反熔丝栅极线AF0～AF1、多条位线BL0～BL1。

各存储单元M1～M4具有上述图1B～图1D(或者图2A～图2C)的结构，在此不再赘述。

多条字符线WL0～WL1平行设置于基底上，并在行方向上(X方向)延伸。字符线WL0～WL1分别连接同一行的存储单元的选择栅极。举例来说，字符线WL0连接多个存储单元M1、M3的选择栅极；字符线WL1连接多个存储单元M2、M4的选择栅极。

多条反熔丝栅极线AF0～AF1平行设置于基底上，并在行方向上(X方向)延伸。反熔丝栅极线AF0～AF1分别连接同一行的存储单元的反熔丝栅极。举例来说，反熔丝栅极线AF0连接多个存储单元M1、M3的反熔丝栅极(例如图1B中的反熔丝栅极212)；反熔丝栅极线AF1连接多个存储单元M2、M4的反熔丝栅极。

多条位线BL0～BL1平行设置于基底上，并在列方向(Y方向)上延伸。位线BL0～BL1分别连接同一列的存储单元的掺杂区。举例来说，位线BL0连接多个存储单元M1、M2的掺杂区D(例如图1B～图1D、图2A～图2C中的掺杂区224)；位线BL1连接多个存储单元M3～M4的掺杂区D。

接着说明本发明的反熔丝存储器的操作方法，其包括编程与数据读取等操作模式。就本发明的反熔丝存储器的操作方法而言，以下仅提供一优选实施例作为说明。但本发明的反熔丝存储器的操作方法，并不限定于这些方法。在下述说明中以图示中存储单元M1为实例做说明。图4A绘示为对存储器阵列进行编程操作的一实例的示意图。图4B所绘示为进行编程操作时选定存储单元M1剖面示意图。

请参照图4A及图4B，对选定的存储单元M1进行编程操作时，在选定存储单元M1所耦接的字符线WL0施加电压Vp1，在选定存储单元M1所耦接的位线BL0施加电压Vp2，在选定存储单元M1所耦接的反熔丝栅极线AF0施加电压Vp3。在位线BL1施加电压Vp4。其中电压Vp1足以打开选择晶体管的通道。电压Vp2与电压Vp3的电压差足以使选定存储单元M1的反熔丝栅极下方的反熔丝层破裂，而在形成导电路径。因为非选定存储单元(M2～M4)的选择晶体管是关闭，所以非选定存储单元(M2～M4)的反熔丝层不会破裂。

如图4A所示，在编程选定存储单元M1时，施加于字符线WL0的电压Vp1打开于选择晶体管的通道。因此施加于位线BL0的电压Vp2经由选择晶体管的通道，到达反熔丝栅极下方。然后，经由施加于反熔丝栅极线AF0电压Vp3与施加于位线BL0的电压Vp2的电压差使反熔丝层破裂，由此编程选定存储单元M1。

在本实施例中，电压Vp1例如为0.7-3.5伏特左右；电压Vp2例如为0伏特左右；电压Vp3例如为4.5-12伏特左右；电压Vp4例如0.7-3.5伏特左右。

在进行上述编程操作时，对于与选定存储单元M1共用字符线WL0、反熔丝栅极线AF0的非选定存储单元M3而言，由于施加于非选定存储单元M3所耦接的位线BL1的电压Vp4与施加于字符线WL0的电压Vp1的电压差不足开启非选定存储单元M3的选择晶体管，而能够抑制非选定存储单元M3被编程。

在进行上述编程操作时，对于与选定存储单元M1共用位线BL0的非选定存储单元M2而言，由于施加于非选定存储单元M2所耦接的位线BL0为电压Vp2，施加于非选定字符线WL1、反熔丝栅极线AF1为接地电压(都为0伏特)，而使非选定存储单元M2的选择栅极的通道区为关闭(turn off)。由于在非选定存储单元M2的反熔丝栅极与基底之间没有电压差，因此其他非选定存储单元M2的反熔丝层不会破裂，亦即非选定存储单元M2不会被编程。

在进行上述编程操作时，对于其他非选定存储单元M4而言，由于施加于非选定存储单元M4所耦接的非选定字符线WL1为电压Vp4，施加于反熔丝栅极线AF1为接地电压(都为0伏特)，而使非选定存储单元M4的选择栅极的通道区处于关闭(turn off)状态。由于在非选定存储单元M4的反熔丝栅极AF与基底之间没有电压差，因此非选定存储单元M4的反熔丝层不会破裂，亦即非选定存储单元M4不会被编程。

在上述实施例的反熔丝存储器的编程操作过程中，虽以存储单元阵列中单一存储单元为单位进行编程操作，然而本发明的反熔丝存储器的编程操作也可通过各字符线、各位线、各反熔丝栅极线的控制，而以位组、节区或是区块为单位进行编程。

图5A绘示为对存储器阵列进行读取操作的一实例的示意图。图5B所绘示为进行读取操作时选定存储单元M1剖面示意图。

请参照图5A及图5B，对选定的存储单元M1进行读取操作时，在选定存储单元M1所耦接的字符线WL0施加电压Vr1，在选定存储单元M1所耦接的反熔丝栅极线AF0施加电压Vr2，在选定存储单元M1所耦接的位线BL0施加0伏特的电压。在位线BL1施加电压Vr3。电压Vr1足以打开选择晶体管的通道，可通过从位线BL0(掺杂区)侦测存储器的通道电流Ir大小来判断存储于存储单元M1中的数据。

在本实施例中，电压Vr1例如为0.7-3.5伏特左右；电压Vr2例如为0.7-3.5伏特左右；电压Vr3例如为0.7-3.5伏特左右。

图6A绘示为对存储器阵列进行读取操作的一实例的示意图。图6B所绘示为进行读取操作时选定存储单元M1剖面示意图。

请参照图6A及图6B，对选定的存储单元M1进行读取操作时，在选定存储单元M1所耦接的字符线WL0施加电压Vr4，在选定存储单元M1所耦接的反熔丝栅极线AF0施加接地(0伏特)电压，在选定存储单元M1所耦接的位线BL0施加电压Vr5。电压Vr4足以打开选择晶体管的通道，可通过从反熔丝栅极线AF0侦测存储器的通道电流Ir大小来判断存储于存储单元M1中的数据。

在本实施例中，电压Vr4例如为0.7-3.5伏特左右；电压Vr5例如为0.7-3.5伏特左右。

如图5B、图6B所示，利用修改的延伸掺杂区W(阱区)连接掺杂区D，其中修改的延伸掺杂区W(阱区)与掺杂区S的导电型态相同，即使反熔丝层的破裂位置形成在无掺杂区S的位置，通过修改的延伸掺杂区W(阱区)也可以将电流传导至掺杂区S，而能够改善读取特性。在对反熔丝存储单元进行读取操作时，也可利用较低的电压进行读取。而且，本发明的反熔丝存储单元可以进行顺向读取(图5A、图5B)及逆向读取(图6A、图6B)。

综上所述，在本发明的改善读取特性的反熔丝单次可编程只读存储单元及存储器的操作方法中，在反熔丝单元下方的基底中设置修改的延伸掺杂区W(阱区)，利用修改的延伸掺杂区W(阱区)连接掺杂区S，其中修改的延伸掺杂区W(阱区)与掺杂区S的导电型态相同，即使反熔丝层的破裂位置形成在无掺杂区的位置，通过修改的延伸掺杂区W(阱区)也可以将电流传导至掺杂区S，而能够改善读取特性。在对反熔丝存储单元进行读取操作时，也可利用较低的电压进行读取。利用阱区避免反熔丝栅极于反熔丝层破裂后直接与基底连接，在对反熔丝存储单元进行编程操作时，在抑制编程期间能够降低编程禁止漏电流(PGM inhibit current)。此外，通过选择晶体管的淡掺杂区能够改善漏电流

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。