技术特征：
技术总结
本发明涉及一种半导体装置及其制造方法。实施方式的半导体装置具有：积层体，具有经由层间绝缘膜而积层的多个第1导电膜；第1导电体，与所述积层体相接且在积层方向延伸；以及多个第1绝缘膜，与所述多个第1导电膜为同一层，配置于所述第1导电体与所述多个第1导电膜之间，且所述第1导电体具有沿着1个第1绝缘膜及1个第1导电膜上而突出的突出部，且所述突出部的侧面与所述1个第1导电膜的上表面接触。
技术研发人员：福田夏树;岡嶋睦;大贺淳;田中利治;山口豪;高木刚;小村政则
受保护的技术使用者：东芝存储器株式会社
技术研发日：2017.01.11
技术公布日：2017.09.08