半导体装置的栅极结构的制造方法与流程

本揭露是关于一种半导体装置及其制造方法，特别是关于一种场效晶体管的金属栅极，例如高介电常数金属栅极，及其制造方法。

背景技术：

半导体集成电路(ic)产业已经历快速成长。ic材料和设计的技术进步已生产出许多世代的ic，且每一世代都比前一代具有较小和更复杂的电路。在ic进化的过程中，功能密度(即每个晶片面积中内连接装置的数目)普遍随着几何尺寸[即利用一次制程所能创造最小的组件(或线)]的减小而增加。尺度缩小制程一般提供增加生产效率和减少相关成本的效益。上述尺度缩小制程也增加制造和生产ic的复杂度。

一些ic设计的发展已以高介电常数/金属栅极(high-k/metalgates，hk/mg)取代已知多晶硅栅极。典型的hk/mg包含高介电常数栅极介电层、功函数(workfunction，wf)金属层及低阻抗金属填充层。在降低转换能量和栅极漏电时，此结构是针对于改善晶体管密度及转换速度。hk/mg的品质及可靠度对于半导体装置而言是重要的评量指标。

技术实现要素：

本揭露的一态样是提供半导体装置的栅极结构的形成方法，包含沉积高介电常数介电层在基材上。形成虚拟金属层在高介电常数介电层上。虚拟金属层包含氟。进行高温制程，以驱动氟自虚拟金属层至高介电常数介电层，借以形成钝化高介电常数介电层。然后，移除虚拟金属层。形成至少一功函数层在钝化高介电常数介电层上。形成填充金属层在至少一功函数层上。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是绘示根据本揭露一些实施例的半导体装置的制造方法的方块图；

图2至图10是绘示对应于本揭露图1的方法的一或多个步骤及态样的半导体装置的剖面图；

图11是绘示根据本揭露的态样的另一半导体装置的剖面图；以及

图12及图13是绘示根据本揭露的态样的半导体装置的一实施例的实验结果。

具体实施方式

以下揭露提供许多不同实施例或例示，以实施发明的不同特征。以下叙述的成份和排列方式的特定例示是为了简化本揭露。这些当然仅是做为例示，其目的不在构成限制。举例而言，第一特征形成在第二特征的上或上方的描述包含第一特征和第二特征有直接接触的实施例，也包含有其他特征形成在第一特征和第二特征之间，以致第一特征和第二特征没有直接接触的实施例。除此之外，本揭露在各种例示中会重复元件符号及/或字母。此重复的目的是为了简化和明确，并不表示所讨论的各种实施例及/或配置之间有任何关系。

再者，空间相对性用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“上方(above)”、“高于(upper)”等，是为了易于描述附图中所绘示的元素或特征和其他元素或特征的关系。空间相对性用语除了附图中所描绘的方向外，还包含元件在使用或操作时的不同方向。装置可以其他方式定向(旋转90度或在其他方向)，而本文所用的空间相对性描述也可以如此解读。

本揭露是关于一种半导体装置及其制造方法，特别是关于一种场效晶体管的金属栅极，例如高介电常数金属栅极(high-k/metalgates，hk/mg)，及此金属栅极的制造方法。

请参阅图1，其中所绘示是根据本揭露的各种态样的半导体装置的制造方法100，例如下述的图2至图11的装置200。方法100为一例示，且其目的并非对本揭露的申请专利范围所述构成限制。可提供其他操作在方法100之前、其中及之后，且方法的其他实施例中所述的一些操作是可以被取代、减少或重新配置的。以下所述的方法100是与图2至图11相关联。图2至图11所示为例示半导体装置200的剖面视图。半导体装置可为p型场效晶体管(p-typefieldeffecttransistor，pfet)或n型场效晶体管(n-typefieldeffecttransistor，nfet)。在一些实施例中，形成pfet的方法100的一或多个步骤是同时对应nfet的元件。

在一些实施例中，装置200为鳍式场效晶体管(fin-typefieldeffecttransistor，finfet)装置。以下所述的栅极结构可形成鳍片式元件(例如：如硅的半导体鳍片)的多侧的界面，其中此鳍片式元件从半导体基材突伸出。在一些实施例中，装置200为平面晶体管。绘示的装置200并非用以限制实施例为任何装置型式、任何装置数目、任何区域数目或任何结构或区域的配置。举例而言，提供的物件可实施于制造平面场效晶体管装置及其他型式的多栅极场效晶体管装置，以减少栅极接触阻抗及放大制造栅极接触时的制程容许范围(processwindows)。再者，装置200可为制造ic或其一部分时所制造的中间装置，其中ic可包含静态随机存取记忆体(staticrandomaccessmemory，sram)及/或其他逻缉回路、例如电阻、电容及电导的被动元件，以及例如pfets、nfets、finfets、金属氧化物半导体场效晶体管(metal-oxidesemiconductorfieldeffecttransistors，mosfet)、互补式金属氧化物半导体(complementarymetal-oxidesemiconductor，cmos)晶体管、双极性晶体管、高压晶体管、高频晶体管、其他记忆装置及其任意组合。

方法100始于方块102，提供基材。绘示于图2的例示实施例，基材202是被提供。在一实施例中，基材202为硅基材。额外地，基材202可包含另一元素半导体，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包含sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp；或其任意组合。于再另一额外的，基材202为绝缘体上的半导体(semiconductor-on-insulator，soi)基材。基材202可包含磊晶特征及/或具有其他适当的增进特征，其中这些磊晶特征是用以增进效能。基材202可包含自基材202突伸出的鳍片，且以下所述的栅极结构是形成于鳍片上或其周围。鳍片包含半导体材料，且是适合于其上形成finfet装置，例如p型finfet或n型finfet。鳍片是可利用包含光微影及蚀刻制程的适当制程制造。

基材202包含亦可当作浅沟槽隔离特征的隔离结构206。隔离结构206是由氧化硅、氮化硅、氮氧化硅、氟掺杂硅玻璃(fluoride-dopedsilicateglass，fsg)、低介电常数介电材料及/或其他合适的绝缘材料所形成。在一实施例中，隔离结构206是通过蚀刻基材202内的沟槽所形成。然后，以隔离材料填充沟槽，并于其后进行化学机械研磨(chemicalmechanicalplanarization，cmp)制程。隔离结构206亦可包含场氧化物(fieldoxide)、硅局部氧化(localoxidatoinofsilicon，locos)及/或其他合适的结构。隔离结构206可包含多层结构，例如，具有一或多层热氧化衬层。

隔离结构206定义基材202的主动区204。通道区、源极区及漏极区(每一者与下述栅极结构相关)是形成在主动区204内。主动区204，或其中的部分，可适当的被掺杂，以提供p型或n型装置。

方法100接着进行方块104，形成虚拟栅极结构在基材上。此步骤为取代栅极制程的象征，然而，方法100的其他实施例可能包含形成金属栅极结构在基材上，并在栅极优先(gate-first)制程中被图案化。在此实施例中，步骤104及步骤106可被省略，且栅极介电层(例如：方块108)及后续多层(例如：方块110、方块112、方块114、方块116及方块118)可形成在基材上，并接着被图案化，以形成栅极结构。

图2是绘示虚拟栅极结构208。虚拟栅极结构208包含虚拟电极212。虚拟电极212可为多晶硅。

在一些实施例中，栅极介电层218为虚拟介电层，其是于后续移除虚拟栅极结构时被移除，且其他栅极介电层(例如：图4的层402)是形成在所得的沟槽内。在一些实施例中，栅极介电层218为最终装置200的栅极介电层，且不被取代；换言之，栅极介电层218是与栅极材料402为相同层，如下所述，且在栅极介电层218上进行下述的被动制程。界面层216可置于栅极介电层218的下。栅极介电层218及界面层216的每一者会在以下做更详细的说明。

栅极介电层218可包含氧化硅，或高介电常数介电材料，例如氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化钛(tio2)、氧化钇(y2o3)、钛酸锶(srtio3)、其他合适的氧化物或其组合。栅极介电层218可通过化学气相沉积(chemicalvapordeposition，cvd)、化学氧化制程、热氧化制程、原子层沉积(atomlayerdeposition，ald)及/或其他合适的方法形成。

界面层216可包含例如氧化硅(sio2)或氮氧化硅(sion)的介电材料，且其是可通过化学氧化法、热氧化法、ald、cvd及/或其他合适的技术形成。在另一实施例中，可省略界面层216。

栅极间隙壁210邻接虚拟栅极结构208的侧壁。栅极间隙壁210的内侧壁定义沟槽，如下所述。栅极间隙壁210可包含氧化硅、氮化硅、碳氮化硅(sicn)、氮氧化硅(sion)、碳氮氧化硅(siocn)或其他合适的介电材料。栅极间隙壁210可通过沉积及蚀刻制程形成。沉积制程可为cvd、物理气相沉积(physicalvapordeposition，pvd)、ald或其他合适的沉积技术。在一例示中，蚀刻制程可为异向性干式蚀刻(anisotropicdryetching)制程。

介电层220是设置在基材上，且此基材邻接虚拟栅极结构208。在一些实施例中，沉积介电层220，且后续进行平坦化制程(例如cmp)，以暴露出虚拟栅极结构208的顶表面。介电层220可包含一或多种介电材料，例如四乙氧基硅烷(tetraethylorthosilicate，teos)氧化物、无掺杂硅玻璃或例如硼磷硅玻璃(borophosphosilicateglass，bpsg)、熔融石英玻璃(fusedsilicaglass，fsg)、磷硅玻璃(phosphosilicateglass，psg)、硼掺杂硅玻璃(borondopedsilicaglass，bsg)等掺杂的氧化硅及/或其他合适的介电材料。沉积介电层220可通过电浆增强化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)制程、流动式化学气相沉积(flowablechemicalvapordeposition，fcvd)或其他合适的沉积技术。在一实施例中，装置200还包含在介电层220的下的蚀刻中止层(图未绘示)，且蚀刻中止层可包含氮化硅、氧化硅、氮氧化硅及/或其他材料。蚀刻中止层可当作接触蚀刻中止层(contactetchstoplayer，cesl)。

方法100接着进行方块106，移除虚拟栅极结构，借以制作沟槽。再者，此步骤象征包含栅极取代制程的方法100的实施例。在其他实施例中，不使用虚拟栅极结构及所制作的沟槽，而是沉积装置栅极结构在基材上，并利用合适的光微影及蚀刻制程图案化。然而，在一些实施例中，方法100包含栅极取代制程，栅极间隙壁210提供介于栅极间隙壁210的相对侧壁间的栅极沟槽302，其中栅极间隙壁210是邻接于后续被移除的虚拟栅极结构208的侧壁(参阅图2)。

在图3所绘示的实施例中，移除在沟槽302内的虚拟栅极电极212、栅极介电层218及界面层216。可移除上述多层，并利用包含如下所述的合适的沉积或成长技术再形成。在其他实施例中，栅极介电层218及/或界面层216可余留在沟槽302内，且后续多层是形成在栅极介电层218及/或界面层216的上。形成栅极沟槽302。

方法100接着进行方块108，设置栅极介电层在沟槽内，其中沟槽是通过移除栅极电极层所提供。如上所述，在一些实施例中，形成在虚拟栅极电极下的介电层是维持，并设置在沟槽内。在一些实施例中，沉积新的栅极介电层在沟槽内。

利用图4的例示，栅极介电层402是设置在栅极沟槽302的底表面及侧壁表面上。在另一实施例中，栅极介电层402不垂直地延伸于沟槽302的侧壁上，而是配置为类似于上述的栅极介电层218。在一些实施例中，在栅极介电层402的沉积前，方法200形成界面层404在栅极沟槽302内且在主动区204的通道区上。继续说明如图4所示的本实施例，沉积栅极介电层402在界面层404上。栅极介电层402可包含高介电常数介电材料，例如氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化钛(tio2)、氧化钇(y2o3)、钛酸锶(srtio3)、其他合适的氧化物或其任意组合。栅极介电层402可通过ald及/或其他合适的方法形成。界面层404可包含介电材料，例如氧化硅(sio2)或氮氧化硅(sion)，且可通过化学氧化、热氧化、ald、cvd及/或其他合适的技术形成。在额外的实施例中，省略界面层404。在一些实施例中，栅极介电层402是通过栅极介电层218提供。

所形成的栅极介电层402具有缺陷密度，例如由介电材料中的氧空洞所提供。这些缺陷导致临界电压(thresholdvoltage)变化及/或装置的可靠性。钝化这些空洞是需求的，以下将做详细讨论。在一些实施例中，进行栅极介电层的钝化，其是通过驱动原子(例如：氟)自上层的虚拟层至栅极介电层，以填充空洞。

在一些实施例中，方法100包含形成一或多层在包含，例如覆盖层，的栅极介电层上。在一实施例中，这些层可包含金属氮化物层，例如氮化钽(tan)或氮化钛(tin)。参阅图5的例示，形成第一层502及第二层504在栅极介电层402上。在一实施例中，第一层502为氮化钛(tin)。在一些实施例中，第一层502可当作是覆盖层。在一实施例中，第二层504为氮化钽(tan)。

方法100接着进行方块110，形成一或多层虚拟层在栅极介电层上。虚拟层是在后续自基材中被移除的牺牲层。

在一些实施例中，方法100包含形成第一虚拟层，其中第一虚拟层包含具有金属和氟(mxfy)的成分，亦可当作是金属氟化物成分。在一实施例中，第一虚拟层包含氟化钨(wf6)。其他氟化金属成分包含，但不限于，铝、钛、钽及/或其他金属。举例而言，在一实施例中，第一虚拟层为氟化铝(alf3)层。在一实施例中，第一虚拟层为氟化钽(taf5)。在一实施例中，第一虚拟层为氟化钛(tif4)。第一虚拟层可通过ald或cvd制程形成。在一实施例中，第一虚拟层是通过利用ald制程，并提供氟和金属(例如：钨)来源的前驱物。包含金属氟化物成分的第一虚拟层的厚度可介于约10埃(angstroms)至约30埃。在一些实施例中，第一虚拟层的厚度是选择为提供介电层适当量的氟。

在一些实施例中，方法100包含形成第二虚拟层在第一虚拟层上。第二虚拟层可为虚拟阻障层。在一实施例中，第二虚拟层为tin。在其他实施例中，省略第二虚拟层。第二虚拟层可通过cvd、ald及/或其他合适的制程形成。第二虚拟层的厚度可介于约5埃至约25埃。在一实施例中，第二虚拟层的厚度为约10埃。

请参阅图5的例示。第一虚拟层506是设置在栅极介电层402上。在一实施例中，第一虚拟层506为金属氟化物(mxfy)，例如wf6。图5亦绘示设置在第一虚拟层506上的第二虚拟层508。在一实施例中，第二虚拟层508为tin。

在第一虚拟层506、第二虚拟层508、第一层502及/或第二层504的一或多层的沉积后，平坦化制程(或包含介于多层沉积间的多个制程)可被进行，以于维持第一虚拟层506、第二虚拟层508、第一层502及/或第二层504在栅极沟槽302中时，从介电层220的上表面移除层。

方法100接着进行方块112，进行高温制程。高温制程是具有高于室温的温度的制程，且基材于此温度下的暴露足以引起原子于所形成的层中从一层至另一层的迁移或移动。高温制程可驱动元素从堆叠上的特定层至包含栅极介电层的下层中。在一实施例中，氟自第一虚拟层(例如：金属氟化物层，如氟化钨)被驱动至栅极介电层内。在一实施例中，氮亦自第一层、第二层或高温制程的环境条件的一者中被驱动。氟(及在一些实施例中存在的氮)可供给以减少氧空洞，而钝化栅极介电层。

高温制程可为热退火(例如：快速热退火)。在一些实施例中，温度是介于约300℃至约700℃。在一些实施例中，退火的持续时间是在秒或甚至微秒的范围内。退火可在真空环境中提供。在其他实施例中，退火可在氮气环境中提供。退火制程的参数(例如：温度、持续时间等)可选择为提供合适的氟移动至栅极介电层。参数可基于电脑模拟或实验结果来决定。

请参阅图6的例示，提供退火条件602(例如：热)至基材202。如图6的偏移补充所绘示，来自于第一虚拟层506的氟(f)是由第一虚拟层506驱动至栅极介电层402。因此，在退火602之后，栅极介电层402的组成包含氟。氟可填充所沉积的栅极介电层402中的空洞。在退火条件602之前及之后，栅极介电层402的厚度可实质地保持不变。

在一些实施例中，氮从层502、层504或层508中的一或多者中转移至栅极介电层402内。

在一些实施例中，沉积及/或退火制程亦提供原子迁移至形成在栅极介电层上的一或多层(例如：覆盖层)。参考下述所形成的合金层的讨论。

方法100接着进行方块114，移除虚拟层。在一些实施例中，移除第一虚拟层及第二虚拟层。可选择性地通过干式或湿式蚀刻技术移除虚拟层。

请参阅图7的例示，根据方块114，移除虚拟层506及虚拟层508。

须注意的是，如图7所绘示，在第一虚拟层506的沉积及/或后续退火602时，第二层504是转换为合金702。在一些实施例中，第二层504为tan，而合金层702为钽合金。在一些实施例中，第一虚拟层包含第一金属型(例如：钨)，而合金层702包含其他金属型(例如：钽)和第一金属型(例如：钨)。举例而言，在一些实施例中，合金包含钽及钨。在一些实施例中，保持合金层702在完整的装置200中。在另一例示中，不只保持合金层702，且合金层702亦有助于由所得的栅极提供的功函数。在一些实施例中，移除合金层702(参阅，例如图11)。

方法100接着继续至方块116，形成一或多层功函数金属层。在一实施例中，形成多个功函数金属层，例如，在一些实施例中，形成二至六层之间的功函数金属层。然而，任何数量的功函数层皆可理解为在本讨论的范围内。如图8所绘示的例示，在一实施例中，方法100沉积栅极功函数(workfunction，wf)层802在栅极沟槽的底部及侧壁上，在移除虚拟层(如上述的层506及层508)后。沉积栅极wf层802在栅极介电层402上，并部分填充栅极沟槽。取决于装置200，栅极wf层802可为p型或n型功函数层。p型功函数层包含具有足够大的有效功函数的金属，其是选自但不限于氮化钛(tin)、氮化钽(tan)、钌(ru)、钼(mo)、钨(w)、铂(pt)或其组合所组成的一族群。n型功函数层包含具有足够小的有效功函数的金属，其是选自但不限于钛(ti)、铝(al)、碳化钽(tac)、碳氮化钽(tacn)、硅氮化钽(tasin)或其组合所组成的一族群。栅极wf层802可包含多个层，每一者提供所制得的栅极合适的n型或p型功函数。多个wf层的每一者具有不同组成。栅极wf层802是可通过cvd、pvd及/或其他合适的制程而沉积。

方法100接着进行方块118，沉积金属填充层(填充层)在wf层上。金属填充层可填充遗留于栅极沟槽中的空间。如图8所绘示，在一实施例中，方法100沉积金属填充层804在栅极沟槽中。金属填充层804可包含铝(al)、钨(w)、钴(co)、铜(cu)及/或其他合适的材料。金属填充层804可通过cvd、pvd、电镀及/或其他合适的制程而沉积。

在一实施例中，方块118还包含cmp制程，以移除栅极沟槽外的过量金属材料，并平坦化装置200的上表面。因此，金属填充层804的上表面实质是与介电层220的表面共平面，参阅图9。

在一些实施例中，继续方法100，包含形成栅极接触在金属填充层上。请参阅图10，栅极接触1002贯穿介电层1004，并电性接触金属填充层804。在一实施例中，此操作包含沉积、cmp、光微影及蚀刻制程的各种制程。举例而言，形成介电层1004，其中介电层1004可包含类似介电层220的介电材料，且可通过pecvd制程、cvd制程或其他合适的沉积技术进行沉积。在实施例中，介电层1004可包含一或多层材料层。

在一实施例中，栅极接触1002包含隔离层及在隔离层上的金属介层窗层(vialayer)。隔离层可包含钽(ta)、氮化钽(tan)或其他合适的金属扩散隔离材料，且可利用cvd、pvd、ald或其他合适制程进行沉积。金属介层窗层利用导电材料，例如铝(al)、钨(w)、铜(cu)、钴(co)、其中的组合或其他合适的材料，且可利用cvd、pvd、电镀及/或其他合适的制程进行沉积。在一些实施例中，形成源极及漏极区域(绘示为主动区204a及204b)的接触1002a。

方法100更可进行制造装置的额外步骤。举例而言，形成金属内连接与装置200的多个元件(例如：p型finfets、n型finfets、其他型式的场效晶体管、电阻、电容及电导)连接，以形成完整的集成电路。

图11是绘示其他实施例中亦如上所述的装置200。如图11所绘示与前述的装置200’，在一些实施例中，从装置移除合金层702。配合虚拟层的移除，移除合金层702，参阅以上方块114所述，或在虚拟层的移除之后。可通过合适的湿式或干式蚀刻制程移除合金层702。因此，可形成wf金属层802在第一层502(例如：覆盖层)上。

相较于其他装置，图12及图13是绘示利用方法200制造的装置的结果的例示实验实施例。图12及图13是分别绘示装置200迁移率及时依性栅极介电崩溃(timedependentgatedielectricbreakdown，tddb)的改善。图13绘示的y轴为衰退的累积百分率，而x轴为装置的应力时间。以数据点1302绘示实质上类似于装置200，且根据方法100制造的装置与已知装置者1304比较。图12绘示的y轴为电子迁移率，而x轴为晶体管的电荷密度的倒数。以数据点1202绘示实质上类似于装置200，且根据方法100制造的装置与已知装置者1204比较。图12绘示的数据点1202的迁移率升高。

根据栅极堆叠的电子能量损耗能谱(electronenergylossspectroscopy，eels)分析，如合金层702的合金层是，如上所述，包含钽及钨。

本揭露的一或多个实施例提供许多半导体装置及其形成方法的优势，然而其并非有意构成限制。举例而言，本揭露的实施例在控制条件下允许栅极介电层的钝化。当金属氟化物层均匀地形成在栅极介电层上时，一些实施例容许更多钝化成分均匀的导入。在一些实施例中，钝化成分的均匀导入可在相同基材上的p型金属氧化物半导体晶体管(p-typemetaloxidesemiconductortransistor，pmos)装置及n型金属氧化物半导体晶体管(n-typemetaloxidesemiconductortransistor，nmos)装置中达成，因为此制程可同时进行，且在一些实施例中，于pmos及nmos装置两者中，具有相同几何形状(例如：介于钝化材料及高介电常数介电材料之间的距离及配置)。举例而言，尽管栅极尺寸不同，提供与虚拟层相同氟掺杂的长通道装置及短通道装置的每一者是共形地形成在介电层上(例如：与在装置型之间具有不同配置的填充金属相反)。再者，本方法提供通过固态前驱物驱动，将钝化成分(如：氟)导入。缓和剂随着钝化材料的热或蒸气退火的导入而变化。再者，于退火后，做为虚拟层的金属氟化物层的形成允许氟来源的移除。在一些实施例中，在形成功函数层之前，进行氟驱动，借以减少氟与功函数金属(例如：铝)之间的相互作用，其中此相互作用可影响临界电压调整。

在一例示态样中，本揭露指出半导体装置的栅极结构的形成方法，包含沉积高介电常数介电层在基材上。形成虚拟金属层在高介电常数介电层上。虚拟金属层包含氟。进行高温制程，以驱动氟自虚拟金属层至高介电常数介电层，借以形成钝化高介电常数介电层。然后，移除虚拟金属层。形成至少一功函数层在钝化高介电常数介电层上。形成填充金属层在至少一功函数层上。

根据本揭露的一些实施例，上述方法还包含形成金属氮化物层在高介电常数介电层上，且在虚拟金属层的下。

根据本揭露的一些实施例，上述方法还包含在形成金属氮化物层之前，形成另一金属氮化物层在高介电常数介电层上。

根据本揭露的一些实施例，上述方法还包含形成栅极接触在填充金属层上。

根据本揭露的一些实施例，形成虚拟金属层的操作还包含形成阻障层在虚拟金属层上，其中移除虚拟金属层的操作包含移除阻障层。

根据本揭露的一些实施例，形成阻障层的操作包含沉积氮化钛。

根据本揭露的一些实施例，形成虚拟金属层的操作包含沉积氟化钨材料。

根据本揭露的一些实施例，上述方法还包含形成虚拟栅极结构在基材上，以及移除虚拟栅极结构，以形成沟槽，其中形成虚拟金属层的操作及形成至少一功函数层的操作是在沟槽中进行。

根据本揭露的一些实施例，形成填充金属层在至少一功函数层的操作是包含填充沟槽。

在另一例示态样中，本揭露指出半导体装置的形成方法，包含沉积高介电常数介电层在基材上。形成金属氮化物层在高介电常数介电层上，其中金属氮化物包含具有以m1表示的第一金属(例如钽)成分。形成虚拟层在金属氮化物层上，其中虚拟层包含具有以m2表示的第二金属(例如钨)及氟的金属氟化物成分。对比于m1，m2是不同的金属。高温制程驱动氟自虚拟层至高介电常数介电层内。金属氮化物层转化为形成包含m1及m2的金属合金层。接着，在进行高温制程后，移除虚拟金属层。形成至少一功函数层在金属合金层上，并沉积填充金属层在至少一功函数层上。

根据本揭露的一些实施例，金属合金层提供功函数至栅极，其中栅极包含填充金属层、至少一功函数层、金属合金层及高介电常数介电层。

根据本揭露的一些实施例，第二金属m2为钨。

根据本揭露的一些实施例，第一金属m1为钽。

根据本揭露的一些实施例，上述方法还包含形成覆盖层在高介电常数介电层上，且在金属氮化物层下。

根据本揭露的一些实施例，形成该覆盖层的操作包含沉积氮化钛成分。

根据本揭露的一些实施例，形成虚拟层的操作包含直接对金属氮化物层，进行原子层沉积及化学气相沉积制程中的至少一者。

在另一例示态样中，本揭露指出半导体装置的栅极结构的形成方法。此方法包含沉积栅极介电层在基材上，接着形成虚拟金属层在栅极介电层上。虚拟金属层包含氟化钨。高温制程(即退火制程)驱动氟自虚拟金属层至栅极介电层。在进行高温制程(即退火制程)后，移除虚拟金属层。在移除后，形成至少一功函数层在栅极介电层上。

根据本揭露的一些实施例，上述方法还包含形成氮化钽层在栅极介电层上，且在虚拟金属层下。

根据本揭露的一些实施例，氮化钽层在退火时转化成包含钨的钽合金层。

根据本揭露的一些实施例，形成至少一功函数层的操作包含形成至少一功函数层在钽合金层上。

上述摘要许多实施例的特征，因此本领域具有通常知识者可更了解本揭露的态样。本领域具有通常知识者应理解利用本揭露为基础可以设计或修饰其他制程和结构以实现和所述实施例相同的目的及/或达成相同优势。本领域具有通常知识者也应了解与此同等的架构并没有偏离本揭露的精神和范围，且可以在不偏离本揭露的精神和范围下做出各种变化、交换和取代。