电子元器件的制作方法

本发明申请是申请号为200980128275.0，申请日为2009年6月22日，名称为“电子元器件”的发明专利申请的分案申请。

本发明涉及电子元器件，更特定而言，涉及内置有线圈的电子元器件。

背景技术：

作为现有的电子元器件，例如，已知有专利文献1中记载的层叠型线圈元器件。在该层叠型线圈元器件中，层叠多个绝缘性生片而构成长方体形状的层叠体。在所述多个绝缘性生片上设置有线圈用导体。该线圈用导体通过过孔相互连接，从而构成螺旋状的线圈。此外，以覆盖层叠体的两个侧面的方式设置两个端子电极，在该两个端子电极之间连接有该螺旋状的线圈。

然而，在专利文献1所记载的层叠型线圈元器件中，由于端子电极设置成覆盖层叠体的侧面，因此，在垂直于层叠方向的方向上靠近各线圈用导体排列。因此，在线圈用导体与端子电极之间会产生寄生电容。若产生寄生电容，则产生如下问题：线圈的谐振频率下降，在使用线圈的频率下，q值下降。所以，在层叠型线圈元器件中，产生寄生电容成为使内置有线圈的电子元器件的q值下降的原因。

作为能抑制上述那样的产生寄生电容的电子元器件，例如，举出图7所示的具有lga(landgridarray：接点栅格阵列)结构的电子元器件500。图7是电子元器件500的分解立体图。下面，将电子元器件500的层叠方向定义为z轴方向，将沿电子元器件500的长边的方向定义为x轴方向，将沿电子元器件500的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。

电子元器件500包括层叠体502、外部电极506a、506b、以及线圈l501、l502。层叠体502通过将长方形的绝缘体层504a～504i进行层叠而构成。设置在绝缘体层504d～504h上的线圈电极508a～508e通过过孔导体b相连接，从而构成线圈l501。此外，设置在绝缘体层504d～504h上的线圈电极510a～510e通过过孔导体b相连接，从而构成线圈l502。此外，线圈电极508a和线圈电极510a相连接，从而将线圈l501和线圈l502相连接。

此外，外部电极506a、506b分别形成于层叠体502的z轴方向的负方向侧的表面，并通过线圈电极508e、510e和过孔导体b相连接。在具有以上那样的结构的电子元器件500中，由于外部电极506a、506b设置于层叠体502的z轴方向的负方向侧的表面，因此，不会靠近线圈电极508a～508d、510a～510d进行排列。所以，可抑制因外部电极506a、506b与线圈电极508a～508d、510a～510d之间产生寄生电容而导致电子元器件500的q值下降的情况。

然而，图7所示的电子元器件500具有难以得到高q值的问题。更详细而言，在电子元器件500中，线圈电极508、510设置成在同一绝缘体层504上各排列一个线圈电极。因此，在电子元器件500中，与在绝缘体层上设置有一个线圈电极的情况相比，线圈电极508、510的内径变小。这样，若线圈电极508、510的内径变小，则通过线圈电极508、510内的磁通的数量变少，线圈l501、l502的电感值下降。因此，为了得到所希望的电感值，需要使线圈电极508、510的长度变长，但若线圈电极508、510的长度变长，则电阻值变大，q值下降。

另外，如图7所示，作为将两个线圈平行配置的电子元器件，例如已知有专利文献2所记载的层叠电感。然而，在该层叠电感中，由于将两个线圈平行配置，因此，具有与图7所示的电子元器件500相同的问题。此外，在该层叠电感中，由于外部电极形成于层叠体的侧面，因此，也具有因寄生电容的增加而导致q值下降的问题。

专利文献1：日本专利特开平10－270249号公报

专利文献2：日本专利特开平9－63848号公报

技术实现要素：

因此，本发明的目的在于提供一种能得到高电感值和高q值的电子元器件。

本发明的特征在于，包括：层叠体，该层叠体是层叠多个绝缘体层而构成；第一线圈，该第一线圈是内置于所述层叠体的线圈，该第一线圈具有第一线圈轴，且绕该第一线圈轴的周围沿预定方向盘旋地朝第一方向行进；以及第二线圈，该第二线圈是与所述第一线圈相连接、且内置于所述层叠体的线圈，该第二线圈具有第二线圈轴，且绕该第二线圈轴的周围沿所述预定方向盘旋地朝与所述第一方向成相反方向的第二方向行进，在从所述第一方向俯视时，所述第一线圈轴位于所述第二线圈的内部，在从所述第二方向俯视时，所述第二线圈轴位于所述第一线圈的内部。

根据本发明，能得到高电感值和高q值。

附图说明

图1是本发明的实施方式1至实施方式5所涉及的电子元器件的外观立体图。

图2是实施方式1所涉及的电子元器件的分解立体图。

图3是实施方式2所涉及的电子元器件的分解立体图。

图4是实施方式3所涉及的电子元器件的分解立体图。

图5是实施方式4所涉及的电子元器件的分解立体图。

图6是实施方式5所涉及的电子元器件的分解立体图。

图7是现有电子零部件的外观立体图。

具体实施方式

下面，说明本发明的实施方式所涉及的电子元器件。

(实施方式1)

(电子元器件的结构)

图1是本发明的实施方式1所涉及的电子元器件10a的外观立体图。图2是实施方式1所涉及的电子元器件10a的分解立体图。下面，将电子元器件10a的层叠方向定义为z轴方向，将沿电子元器件10a的长边的方向定义为x轴方向，将沿电子元器件10a的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。

如图1所示，电子元器件10a包括层叠体12及外部电极14a、14b。层叠体12具有长方体的形状，内置有线圈l1、l2。外部电极14a与线圈l1的一端进行电连接，形成于朝向z轴方向的负方向侧的层叠体12的底面(表面)。外部电极14b与线圈l2的一端进行电连接，形成于位于z轴方向的负方向侧的层叠体12的底面(表面)。

如图2所示，层叠体12由多个绝缘体层16a～16j以从z轴方向的上方起按照该顺序排列的方式进行层叠而构成。磁性体层16a～16j是由铁磁性铁氧体(例如ni-zn-cu铁氧体或ni-zn铁氧体等)形成的长方形的绝缘体层。另外，作为绝缘体层16a～16j，也可使用介质层。

如图2所示，线圈l1由线圈电极18a～18e以及过孔导体b2～b6构成，是具有与z轴平行、且通过绝缘体层16a～16j的中心(对角线的交点)的线圈轴x1的螺旋状的线圈。在从z轴方向的正方向侧俯视时，线圈l1绕线圈轴x1的周围沿逆时针盘旋地从z轴方向的负方向侧朝正方向侧行进。

如图2所示，线圈电极18a～18e分别由包括ag或cu等导电性材料形成在绝缘体层16d～16i的主面上。各线圈电极18a～18e具有3/4匝的长度，且在从z轴方向俯视时，形成相互重叠的长方形区域。

过孔导体b2～b6分别设置成沿z轴方向贯穿绝缘体层16e～16i。过孔导体b2～b6设置成在从z轴方向的正方向侧俯视时、分别与线圈电极18a～18e的位于沿逆时针的上游侧的端部相连接。此外，过孔导体b2～b5与线圈电极18b～18e的位于沿逆时针的下游侧的端部相连接，该线圈电极18b～18e设置于位于z轴方向的负方向侧的绝缘体层16f～16i。通过将具有以上那样的结构的线圈电极18a～18e以及过孔导体b2～b6相连接，使得在从z轴方向的正方向侧俯视时，线圈l1绕线圈轴x1的周围沿逆时针盘旋地从z轴方向的负方向侧朝正方向侧行进。

如图2所示，线圈l2由线圈电极20a～20e以及过孔导体b12～b16构成，是具有与z轴平行、且通过绝缘体层16a～16j的中心(对角线的交点)的线圈轴x2的螺旋状的线圈。在从z轴方向的正方向侧俯视时，线圈l2绕线圈轴x2的周围沿逆时针盘旋地从z轴方向的正方向侧朝负方向侧行进。此外，线圈l2延伸的区域在z轴方向与线圈l1延伸的区域重叠。

如图2所示，线圈电极20a～20e分别由包括ag或cu等导电性材料形成在形成有线圈电极18a～18e的绝缘体层16d～16i的主面上。各线圈电极20a～20e具有3/4匝的长度，且在从z轴方向俯视时，在线圈电极18a～18e所形成的长方形区域的内侧，形成有相互重叠的长方形的环状区域。由此，线圈l2内含在线圈l1中。此外，在从z轴方向俯视时，线圈l1的线圈轴x1位于线圈l2的内部，线圈l2的线圈轴x2位于线圈l1的内部。此外，由于线圈电极18a～18e和线圈电极20a～20e设置在绝缘体层16d～16i的主面上，因此，线圈l2延伸的区域在z轴方向上与线圈l1延伸的区域重叠。

此外，在本实施方式中，线圈电极18a～18e所形成的长方形区域的各边与线圈电极20a～20e所形成的长方形区域的各边配置成平行且等间隔。因而，线圈轴x1的位置与线圈轴x2的位置相一致。

过孔导体b12～b16分别设置成沿z轴方向贯穿绝缘体层16e～16j。过孔导体b12～b16设置成在从z轴方向的正方向侧俯视时、分别与线圈电极20a～20e的位于沿逆时针的下游侧的端部相连接。此外，过孔导体b12～b15与线圈电极20b～20e的位于沿逆时针的上游侧的端部相连接，该线圈电极20b～20e设置于位于z轴方向的负方向侧的绝缘体层16f～16i。通过将具有以上那样的结构的线圈电极20a～20e以及过孔导体b12～b16相连接，使得在从z轴方向的正方向侧俯视时，线圈l2绕线圈轴x2的周围沿逆时针盘旋地从z轴方向的正方向侧朝负方向侧(线圈l1的行进方向的相反方向)行进。

此外，线圈l1和线圈l2通过设置在绝缘体层16d上的连接电极22以及过孔导体b1、b11相连接。具体而言，过孔导体b1、b11设置成与连接电极22的两端相连接。此外，过孔导体b1、b11分别与线圈电极18a、20a相连接。由此，位于z轴方向的正方向侧的线圈l1的端部、与位于z轴方向的正方向侧的线圈l2的端部相连接。

此外，外部电极14a、14b设置在绝缘体层16j的z轴方向的负方向侧的表面。此外，过孔导体b7、b17分别设置成沿z轴方向贯穿绝缘体层16j，且与外部电极14a、14b相连接。在层叠绝缘体层16i、16j时，该过孔导体b7、b17分别与过孔导体b6、b16相连接。由此，位于z轴方向的负方向侧的线圈l1的端部与外部电极14a相连接，位于z轴方向的负方向侧的线圈l2的端部与外部电极14b相连接。

(效果)

采用以上那样的结构的电子元器件10a像下面说明的那样，能得到高电感值，且能得到高q值。更详细而言，如图2所示，在从z轴方向的正方向侧俯视时，线圈l1绕线圈轴x1的周围沿逆时针盘旋地从z轴方向的负方向侧朝正方向侧行进，并且，在从z轴方向的正方向侧俯视时，线圈l2绕线圈轴x2的周围沿逆时针盘旋地从z轴方向的正方向侧朝负方向侧行进。因此，在外部电极14a与外部电极14b之间有电流流过的情况下，在从z轴方向的正方向侧俯视时，流过线圈l1的电流盘旋的方向与流过线圈l2的电流盘旋的方向一致。例如，在电流从外部电极14a流向外部电极14b的情况下，在从z轴方向的正方向侧俯视时，电流沿逆时针流过线圈电极18a～18e、20a～20e。在该情况下，在线圈l1的内部，产生从z轴方向的负方向侧到正方向侧的磁通。同样地，在线圈l2的内部，也产生从z轴方向的负方向侧到正方向侧的磁通。由此，线圈l1所产生的磁通以及线圈l2所产生的磁通分别通过线圈l1和线圈l2的内部。其结果是，与仅线圈l1所产生的磁通通过线圈l1的内部的情况相比，本实施方式的线圈l1能得到大电感值。同样地，与仅线圈l2所产生的磁通通过线圈l2的内部的情况相比，本实施方式的线圈l2能得到大电感值。其结果是，在电子元器件10a中，能得到高电感值，且能得到高q值。

此外，电子元器件10a像下面说明的那样，能得到高q值。更详细而言，在电子元器件500中，如图7所示，在从z轴方向俯视时，线圈l501和线圈l502设置成不重叠排列。因此，在电子元器件500中，难以将线圈l501、l502的内径形成大型化，从而难以增加通过线圈l501、l502的内部的磁通的数量。其结果是，在线圈l501、l502中，难以得到高q值。

另一方面，在电子元器件10a中，线圈l1的线圈轴x1位于线圈l2的内部，线圈l2的线圈轴x2位于线圈l1的内部。所以，在从z轴方向俯视时，线圈l1和线圈l2重叠。由此，由于可使线圈电极18a～18e、20a～20e的内径大于电子元器件500的线圈电极508a～508e、510a～510e的内径，从而可使通过线圈l1、l2的内部的磁通的数量多于通过线圈l501、l502的内部的磁通的数量。其结果是，在线圈l1、l2中，与线圈l501、l502相比，能得到高电感值，且能得到高q值。

此外，在电子元器件10a中，在位于z轴方向的负方向侧的层叠体12的底面上设置有外部电极14a、14b。因此，在电子元器件10a中，与在层叠体的侧面设置端子电极的、专利文献1所记载的层叠型线圈元器件相比，在外部电极14a、14b与线圈l1、l2之间产生的寄生电容变小。其结果是，电子元器件10a的q值增大。

此外，在电子元器件10a中，由于线圈轴x1与线圈轴x2重叠，因此，可使通过线圈l1内的磁通的分布、和通过线圈l2内的磁通的分布接近同一分布。其结果是，减少线圈l1所产生的磁通和线圈l2所产生的磁通相互抵消的情况，在电子元器件10a中，能得到高电感值，且能得到高q值。

此外，在电子元器件10a中，线圈电极18a～18e和线圈电极20a～20e设置在同一绝缘体层16e～16i上。因此，在电子元器件10a中，与线圈电极18a～18e和线圈电极20a～20e设置在不同的绝缘体层16上的情况相比，绝缘体层16的数量变少。其结果是，可实现电子元器件10a的小型化。

(电子元器件的制造方法)

下面，参照图1及图2说明电子元器件10a的制造方法。

首先，准备成为绝缘体层16a～16j的陶瓷生片。对成为绝缘体层16d～16j的陶瓷生片分别形成过孔导体b1～b7、b11～b17。具体而言，如图2所示，对成为绝缘体层16d～16j的陶瓷生片照射激光束，形成过孔。接下来，通过印刷涂布等方法对该过孔填充ag、pd、cu、au或它们的合金等的导电性糊料。

接下来，在成为绝缘体层16e～16i的陶瓷生片上，利用丝网印刷法或光刻法等方法涂布以ag、pd、cu、au或它们的合金等为主要成分的导电性糊料，从而形成线圈电极18a～18e、20a～20e。另外，形成线圈电极18a～18e、20a～20e的工序和对过孔填充导电性糊料的工序也可在同一工序中进行。

接下来，在成为绝缘体层16d的陶瓷生片上，利用丝网印刷法或光刻法等方法涂布以ag、pd、cu、au或它们的合金等为主要成分的导电性糊料，从而形成连接电极22。另外，形成连接电极22的工序和对过孔填充导电性糊料的工序也可在同一工序中进行。

接下来，在成为绝缘体层16j的陶瓷生片上，利用丝网印刷法或光刻法等方法涂布以ag、pd、cu、au或它们的合金等为主要成分的导电性糊料，从而形成成为外部电极14a、14b的银电极。另外，形成成为外部电极14a、14b的银电极的工序和对过孔填充导电性糊料的工序也可在同一工序中进行。

接着，如图2所示，层叠成为绝缘体层16a～16j的陶瓷生片。更详细而言，配置成为绝缘体层16j的陶瓷生片，使得形成有成为外部电极14a、14b的银电极的面位于z轴方向的负方向侧。接下来，在成为绝缘体层16j的陶瓷生片上，配置成为绝缘体层16i的陶瓷生片并进行预压接。之后，对于成为绝缘体层16h、16g、16f、16e、16d、16c、16b、16a的陶瓷生片，也同样地按照该顺序进行层叠及预压接，得到母层叠体。而且，通过静水压冲压等对母层叠体实施正式压接。

接下来，在母层叠体上形成分割槽。对该未烧成的母层叠体进行脱粘合剂处理及烧成。脱粘合剂处理例如在低氧气氛中及500℃、2小时的条件下进行。烧成例如在890℃、2小时的条件下进行。之后，沿分割槽分割母层叠体，从而可得到层叠体12。

通过以上工序，得到烧成后的层叠体12。对层叠体12实施滚光筒加工，进行倒角。最后，对成为外部电极14a、14b的银电极的表面实施镀ni/镀sn。经过以上的工序，完成图1所示的电子元器件10a。

另外，本实施方式所涉及的电子元器件10a是利用逐次压接法制作的，但该电子元器件10a的制造方法并不限于此。电子元器件10a也可例如利用薄膜工序来制作。这种情况下，使用由树脂形成的介质层作为绝缘体层16。

(实施方式2)

下面，参照附图说明实施方式2所涉及的电子元器件10b。图3是实施方式2所涉及的电子元器件10b的分解立体图。下面，将电子元器件10b的层叠方向定义为z轴方向，将沿电子元器件10b的长边的方向定义为x轴方向，将沿电子元器件10b的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。另外，关于电子元器件10b的外观立体图，则引用图1。

像电子元器件10b所示的那样，连接电极22也可围绕在线圈轴x1、x2的周围。连接电极22像这样围绕在线圈轴x1、x2的周围，从而在电子元器件10b中，可得到比连接电极22未围绕的电子元器件10a更高的电感值和更高的q值。另外，对于电子元器件10b的其他结构，由于与电子元器件10a相同，因此省略说明。

(实施方式3)

下面，参照附图说明实施方式3所涉及的电子元器件10c。图4是实施方式3所涉及的电子元器件10c的分解立体图。下面，将电子元器件10c的层叠方向定义为z轴方向，将沿电子元器件10c的长边的方向定义为x轴方向，将沿电子元器件10c的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。另外，关于电子元器件10c的外观立体图，则引用图1。

像电子元器件10c所示的那样，构成线圈l2的线圈电极20a～20e也可分别具有多匝的长度。由此，与像电子元器件10a那样、线圈电极20a～20e具有3/4匝的长度的情况相比，在电子元器件10c的各线圈电极20a～20e中产生的磁通的数量增加，从而通过电子元器件10c的线圈l1、l2的内部的磁通的数量增加。其结果是，在电子元器件10c中，能得到比电子元器件10a更高的电感值和更高的q值。

(实施方式4)

下面，参照附图说明实施方式4所涉及的电子元器件10d。图5是实施方式4所涉及的电子元器件10d的分解立体图。下面，将电子元器件10d的层叠方向定义为z轴方向，将沿电子元器件10d的长边的方向定义为x轴方向，将沿电子元器件10d的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。另外，关于电子元器件10d的外观立体图，则引用图1。

像电子元器件10d所示的那样，也可除构成线圈l2的线圈电极20a～20e之外，构成线圈l1的线圈电极18a～18e也具有多匝的长度。其结果是，在电子元器件10d中，能得到比电子元器件10c更高的电感值和更高的q值。

(实施方式5)

图6是实施方式5所涉及的电子元器件10e的分解立体图。下面，将电子元器件10e的层叠方向定义为z轴方向，将沿电子元器件10e的长边的方向定义为x轴方向，将沿电子元器件10e的短边的方向定义为y轴方向。x轴、y轴、及z轴相互正交。另外，关于电子元器件10e的外观立体图，则引用图1。

在电子元器件10a～10d中，线圈电极18a～18e设置在设置有线圈电极20a～20e的绝缘体层16e～16i上。然而，线圈电极的配置方法并不限于此。

因而，在电子元器件10e中，线圈电极118a～118c设置在与设置有线圈电极120a～120c的绝缘体层16f、16h、16j不同的绝缘体层16e、16g、16i上。此外，线圈电极118a～118c和线圈电极120a～120c由于具有相同内径，因此，在从z轴方向俯视时，在z轴方向彼此相对而重叠。

此外，线圈电极118a～118c通过过孔导体b22～b27相连接而构成线圈l1。线圈电极120a～120c通过过孔导体b33～b37相连接而构成线圈l2。

此外，线圈l1和线圈l2通过连接电极22以及过孔导体b21、b31、b32相连接。此外，线圈l1、l2分别通过过孔导体b28、b38与外部电极14a、14b相连接。通过采用以上结构，图6所示的电子元器件10e与图2所示的电子元器件10a相同，具有在外部电极14a、14b之间将线圈l1、l2串联连接的电路结构。

根据电子元器件10e，线圈电极118a～118c设置在与设置有线圈电极120a～120c的绝缘体层16f、16h、16j不同的绝缘体层16e、16g、16i上。所以，由于线圈电极118a～118c和线圈电极120a～120c变得不再交叉，从而可像图6所示的那样，使线圈l2的内径的大小与线圈l1的内径的大小相同。其结果是，在电子元器件10e中，由于可使通过线圈l2内的磁通的数量增加，因此，在电子元器件10e中能得到高电感值和高q值。

(其他实施方式)

本发明的实施方式所涉及的电子元器件并不限于电子元器件10a～10e所示的结构。因而，该电子元器件在其要点的范围内可以进行变更。

虽然在电子元器件10a～10e中，线圈电极18、20、118、120都具有相同线宽，但它们也可具有不同线宽。例如，可以使线圈电极18的线宽和线圈电极20的线宽不同，也可使线圈电极18、20的线宽随着从z轴方向的负方向侧到正方向侧而逐渐变粗或变细。此外，也可使线宽较粗的线圈电极18、20与线宽较细的线圈电极18、20在z轴方向交替排列。另外，关于线圈电极118、120的线宽，也可使其与线圈电极18、20同样地进行变化。

此外，虽然在电子元器件10a～10e中，线圈电极18、20、118、120在z轴方向配置成等间隔，但也可不配置成等间隔。

此外，在电子元器件10a～10d中，所有线圈电极18设置在设置有线圈电极20的绝缘体层16上。然而，只要至少一部分线圈电极18设置在设置有线圈电极20的绝缘体层16上即可。

此外，在电子元器件10e中，所有线圈电极118设置在与设置有线圈电极120的绝缘体层16不同的绝缘体层16上。然而，只要至少一部分线圈电极118设置在设置有线圈电极120的绝缘体层16上即可。

另外，线圈电极18、20、118、120的匝数也可以是3/4匝以外的数量。此外，线圈电极18、20、118、120的盘旋方向也可以是已说明的方向的相反方向。

工业上的实用性

本发明可用于电子元器件，特别是其优点在于：能得到高电感值和高q值。

标号说明

l1、l2线圈

x1、x2线圈轴

b1～b7、b11～b17、b21～b28、b31～b38过孔导体

10a～10e电子元器件

12层叠体

14a、14b外部电极

16a～16k绝缘体层

18a～18e、20a～20e、118a～118c、120a～120c线圈电极