1.一种半导体元件，包含：
基底，定义有一存储区以及一周边区；
栅极堆叠结构，位于该周边区内，其中该栅极堆叠结构至少包含有第一栅极层，以及第二栅极层位于该第一栅极层上；
位线堆叠结构，位于该存储区内，该位线堆叠结构至少包含有第一绝缘层，位于部分该基底中，该第一绝缘层的一顶面高于该基底的一顶面，且该第一绝缘层的该顶面与该栅极堆叠结构中的第一栅极层的一顶面齐平。
2.如权利要求1所述的半导体元件，其中该位线堆叠结构中的该第一绝缘层上，还包含有第三栅极层。
3.如权利要求2所述的半导体元件，其中该第三栅极层的材料与该第二栅极层的材料相同。
4.如权利要求2所述的半导体元件，其中该第三栅极层的一顶面与该第二栅极层的一顶面齐平。
5.如权利要求2所述的半导体元件，还包含有第二绝缘层，位于该基底上，且位于该第一绝缘层与该第三栅极层之间。
6.如权利要求5所述的半导体元件，其中该第一绝缘层的该顶面与该第二绝缘层的一顶面齐平。
7.如权利要求5所述的半导体元件，其中该第一绝缘层以及该第二绝缘层中包含有凹槽，且部分该第三栅极层填入该凹槽内并与该基底接触。
8.如权利要求1所述的半导体元件，还包含有至少两掩模层，分别位于该栅极堆叠结构的该第二栅极层上，以及位于该位线堆叠结构的该第三栅极层上。
9.如权利要求5所述的半导体元件，还包含多条埋入式字符线位于该存储区内。
10.如权利要求5所述的半导体元件，还包含氧化介电层，位于该第二绝缘层以及该基底之间，以及位于该第一栅极层与该基底之间。
11.一种半导体元件的制作方法，包含：
提供一基底，定义有存储区以及周边区；
形成一氧化介电层于该存储区以及该周边区内的该基底上；
在该氧化介电层形成之后，形成一栅极堆叠结构于该周边区内，其中该栅极堆叠结构至少包含有一第一栅极层，以及一第二栅极层位于该第一栅极层上；以及
在该氧化介电层形成之后，形成一位线堆叠结构于该存储区内，该位线堆叠结构至少包含有第一绝缘层，位于部分该基底中，该第一绝缘层的一顶面高于该基底的一顶面，其中该第一绝缘层的该顶面与该栅极堆叠结构中的第一栅极层的一顶面齐平。
12.如权利要求11所述的制作方法，还包含形成有第三栅极层于该位线堆叠结构中的该第一绝缘层上。
13.如权利要求12所述的制作方法，其中该第三栅极层的材料与该第二栅极层的材料相同。
14.如权利要求12所述的制作方法，其中该第三栅极层的一顶面与该第二栅极层的一顶面齐平。
15.如权利要求12所述的制作方法，还包含形成有至少两掩模层，分别位于该栅极堆叠结构的该第二栅极层上，以及位于该位线堆叠结构的该第三栅极层上。
16.如权利要求12所述的制作方法，还包含形成有第二绝缘层于该氧化介电层上，位于该第一绝缘层与该第三栅极层之间。
17.如权利要求13所述的制作方法，其中该第一绝缘层以及该第二绝缘层中包含有凹槽，且部分该第三栅极层填入该凹槽内并与该基底接触。
18.如权利要求11所述的制作方法，还包含形成多条埋入式字符线位于该存储区内。
19.如权利要求18所述的制作方法，其中该栅极堆叠结构的该第一栅极层是在该多条埋入式字符线完成之前形成。
20.如权利要求18所述的制作方法，其中该栅极堆叠结构的该第二栅极层是在该多条埋入式字符线完成之后才形成。