一种航天大功率混和集成电路的版图结构的制作方法

本发明涉及一种基于氮化铝基板的全部芯片锡焊工艺的航天高可靠大功率混和集成电路的版图，版图实现了电路的高功率输出，较低的热阻，低功耗的要求，特别是满足太空环境长期安全可靠使用的要求。

背景技术：

现有技术中，公开的cn204118071u高可靠氮化铝成膜基片厚膜混合集成电路、cn103413803a一种混合集成电路及其制造方法、cn20201220684207一种高集成度功率混合集成电路等等，这些专利技术中没有能够解决航天电路的异质键合的问题（航天电路必须是金金键合或铝铝键合）；没有给出如何解决小芯片焊接的位置漂移问题；没有提出大功率混和集成电路的基板与外壳的热膨胀应力的解决措施；对混和集成电路在航天应用环境下的安全要求没有采取相应的版图结构措施。

在空间系统中，系统的工作时间越来越长，功率混和集成电路的可靠性要求越来越高，电路的可靠性寿命要求也越来越高。解决功率电路内部裸芯片的异质键合的问题（航天电路必须是金金键合或铝铝键合）；解决小芯片焊接的位置漂移问题；采取有效方法解决大功率混和集成电路的基板与外壳的热膨胀应力和热阻问题；以及如何解决混和集成电路版图结构在航天应用环境下的安全要求，则功率混和集成电路电路的可靠性寿命将大大提高，满足宇航系统的使用要求。

技术实现要素：

本发明的目的是提供了一种可靠性高、工作寿命长、抗空间各种辐射、高可靠大功率混和集成电路的版图结构。

实现本发明目的的技术解决方案为：

一种航天大功率混和集成电路的版图结构，其特征在于，采用三氧化二铝基板，基板上焊接的功率芯片通过铝丝键合线或/金丝键合互连；

对于按照版图上的器件工作电压划分的高电压版图区与低电压版图区采用绝缘介质隔离，或增加高压版图区与低压版图区之间的间距；

在基板上用于焊接过渡芯片的焊接区周围设置将熔化的焊料限定在固定区域的介质阻挡栅。

基板上焊接的大功率芯片通过铝丝键合线互连，小功率芯片通过金丝键合互连。

采用fk1071型ptag导体浆料作为版图上的导体和焊接区材料。

绝缘介质和/或介质阻挡栅采用fk4027型玻璃釉浆料。

芯片、基板、封装外壳的热膨胀系数相匹配。

输出i/o口的冗余设计，电源地端口采用并联设计。

根据权利要求1所述的一种航天大功率混和集成电路的版图结构，其特征在于，氮化铝基板通过背面金属化线条焊接组装在金属外壳上，输出引线从金属外壳的侧墙引出，基板上的电路与输出引线通过镀银铜丝焊接互连。

本发明所达到的有益效果：

本发明解决了功率电路内部裸芯片的异质键合的问题必须考虑压焊点焊区与键合丝的材质为相同的材料，本电路采用金－金键合与铝－铝键合及相应的版图结构；对小尺寸芯片在共晶焊接过程中，因焊料熔化在液化焊料表面的张力会导致小芯片位置移动，版图结构设计了介质阻挡栅，限制焊料熔化限定在固定的区域，解决了小芯片焊接的位置漂移问题；采取cte系数相近的外壳与氮化铝基板，并将氮化铝基板分块焊接，避免了整块基板焊接到外壳的应力集中，从而有效解决大功率混和集成电路的基板与外壳的热膨胀应力问题，通过合理设计芯片焊盘版图、导热材料和版图结构解决了热阻问题；以及解决混和集成电路版图结构在航天应用高电压环境下的安全性要求，使得功率混和集成电路的可靠性寿命大大提高，满足宇航系统的使用要求，可靠寿命可达15年在轨工作。

附图说明

图1电路功能框图；

图2电路内部版图示意图；

图3防止芯片位置漂移的介质阻挡栅图；

图4i/o引出端冗余设计图；

图5内部降低内阻的引线并联结构图。

具体实施方式

如图1所示，本发明的版图是基于三氧化二铝基板的，版图满足所有ic芯片采用锡焊工艺，大功率电路散热要求，电路由大功率芯片、小功率芯片、贴片电阻、贴片电容、过渡芯片焊接到氮化铝基板对应的功率mos管焊接区、隔离二极管阵列焊接区、芯片焊接区，电阻焊接区、电容焊接区。大功率芯片（如vdmos管，功率肖特基二极管）通过粗铝丝键合线互连，小功率芯片（如开关二极管）通过金丝键合互连，氮化铝基板通过背面金属化线条焊接组装金属外壳，降低热阻；电路内部与输出引脚通过镀银铜丝焊接互连降低通路内阻。对于大电流路径的版图，为了获得低内阻，通过多个芯片的版图区并联实现。对于按照版图上的器件工作电压划分的高电压版图区与低电压版图区采用绝缘介质隔离或增加相互间的间距，以保证电路内部在任何气压值下也不会出现放电现象。

本发明采用fk1071型ptag导体浆料作为内部版图导体和焊接区材料，fk1071型ptag导体浆料与氮化铝基板工艺兼容，fk4027型玻璃釉浆料作为内部绝缘隔离覆盖介质和防止位置漂移的介质阻挡栅。fk4027型玻璃釉浆料与氮化铝基板工艺兼容。

焊接材料选用rhg55-of-2063型焊膏，实现芯片、电阻、电容在ptag导体焊接区的焊接。

芯片焊接区、电容焊接区、电阻焊接区、基板背面的基板焊接区材料均为fk1071型ptag导体。

功能区域版图的布局、mos管芯片的源极采用粗铝丝键合过渡芯片焊接区，mos管芯片栅极采用细硅铝丝键合到过渡芯片上焊接区，由于不能直接键合到基板导带上，只能先键合到过渡芯片上，而由于过渡芯片尺寸较小，过渡芯片采用焊接方式组装到基板上，焊接过渡芯片时容易出现位置漂移，因此，在过渡芯片焊接区周围采用介质阻挡栅，防止小尺寸芯片在焊接时位置漂移。

防止高压器件对低压器件击穿放电，采取绝缘介质覆盖隔离设计或增加高压版图区与低压版图区之间的间距，电压大于100v的裸露金属（包括器件引脚和内部互连导带）之间的距离大于1.5mm。

结构设计：

a)采用锡焊的方法实现半导体芯片及过渡焊片等器件与成膜基板的物理与电学连接；

b)用粗丝键合的方式互连功率部分（包括vdmos管和功率肖特基二极管）与成膜基板，用细硅铝丝键合电学互连非功率部分（包括功率mos管的栅极控制电路即电阻网络和电容、开关二极管）与成膜基板；

c)用锡焊的方法实现衬底基板与外壳底座的物理粘接；

d)用手工烙铁焊的办法用锡银铜高温焊丝将大电流外引线与内部电路连接起来形成芯组；

e)平行缝焊充氮气密封装电路芯组与外壳盖板。

材料的选用：

导体浆料fk1071：

当线宽7mm，膜厚为0.015mm，导体最大可承受19a电流。整块电路均采用fk1071导电带设计，在布线时，功率部分尽量加宽大流导电带，最小线宽设计为7mm，最大满足19a工作电流的要求。

键合线设计：

功率部分采用直径300μm粗铝丝，其最大允许电流19.55a，采用两根300μm粗铝丝键合的方式，最大满足39a工作电流的要求；

外引线采用手工烙铁的方式将φ300μm～φ500μm镀银铜丝外引线与内部电路连接，φ300μm最大允许电流28.26a，由于每个大电流功能引出端均采用2个及以上的外引脚，最大可满足56a工作电流的要求。因此电路版图可满足最大19a连续工作电流。

基板：

在功率电路中，基板是散热的主要接触面，因此选择一个高热导率的基板非常重要，本电路选用的aln基板热导率为200w/m·k，最大功率耗散50w/cm²，而此电路功率为11w，整块电路基板的设计面积约14.9cm²，此基板最大可承受700w，完全满足电路要求；考虑aln基板与外壳底座热匹配性，采用两块aln基板分开设计，功率电路尽量均匀布局在基板上，两块基板之间采用直径300μm粗铝丝互连。

外壳设计：

采用扁平式功率外壳设计，材料是10#钢，热导率76w/m·k，引线从壳体侧墙引出，提高了外壳有效散热面积，也便于用户在后期使用过程中增加散热器，以达到更好的散热效果；功率芯片和基板以及基板和外壳之间采用锡焊的方式连接，采用的pbsn焊料热导率为40～60w/m·k，有效地降低了热阻且易于返修。

本发明公开了一种航天高可靠大功率混和集成电路的版图结构，版图可承受电流能力19a；热阻小于0.8℃/w；版图提供全部芯片采用锡焊工艺，满足太空在轨可靠使用寿命。

版图结构进行热匹配设计，ic芯片、基板、封装外壳的热膨胀系数匹配，采用热膨胀缓冲结构避免基板与外壳焊接面应力集中。

输出i/o口的冗余设计，电源地端口采用并联设计，降低地线阻抗，提高电磁兼容能力。

本发明的功率混和集成电路的版图优点是满足高质量等级要求，电路散热良好，版图布线功率降额达i级，具有高可靠性，工作寿命达15年。