半导体封装的制作方法

本发明系关于一种半导体封装，更特定而言，本发明系关于一种具有加强型互连结构之半导体封装。

背景技术：

自集成电路问世以来，由于各种电子组件与半导体封装之积体密度之持续增加，半导体工业因此经历持续快速成长，大体而言，系透过不断减缩组件之最小特征尺寸来增加积体密度，藉此允许将更多组件整合至一芯片或封装当中。一种用于将更多组件整合至一半导体结构之方式系三维集成电路(3dic)堆栈技术之采用，其中硅晶圆及/或晶粒系彼此堆栈，而一种用于堆栈半导体封装中之半导体晶圆及/或基板之方式系使用两基板之金属互连结构间之直接接合技术(例如铜-铜直接接合技术)，然而，为实现成功之接合，则需要两基板间之精确对准及单一基板上所有互连结构之高度共平面性，藉此将一基板之互连结构直接接合至另一基板之互连结构，而在热循环期间两基板之翘曲(例如由直接接合技术之相对高温所导致)亦可能导致接合失败。此外，习知铜-铜接合技术需要在高温、高压及/或高真空之环境下进行。综上，需要一种于接合制程中对基板错位及缺乏共平面性之互连结构具有高容许度之半导体封装。

技术实现要素：

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒(grain)；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒；一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，其中该第一角度相异于该第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构；一第二基板，其包括一第二互连结构；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括：一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，该第一角度相异于该第二角度，其中该第一互连结构与该第二互连结构定义一空间。

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒，其中该第一互连结构与该第二互连结构定义一空间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

附图说明

图1为依据本发明之一实施例之一半导体封装之示意图。

图2为依据本发明之一实施例之一半导体封装之示意图。

图3为依据本发明之一实施例之使用两基板组装以形成一半导体封装之示意图。

图4为依据本发明之一实施例之使用两基板组装以形成一半导体封装之示意图。

图5为依据本发明之一实施例之各种互连结构之示意图。

图6为依据本发明之一实施例之一半导体封装之示意图。

图7为依据本发明之一实施例之一半导体封装之示意图。

图8为依据本发明之一实施例之一半导体封装之示意图。

贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。本发明的实施例将从结合附图进行的以下详细描述更显而易见。

具体实施方式

以下揭露本发明之各种实施例之制造及使用，但应了解下文各实施例中所阐述之发明概念可体现于其他各种具体情境中，应理解下述揭示内容提供各实施例之不同特征之实施例或范例，特定组件或配置仅用于释例性说明，其并非用于局限本发明之范畴。

以下使用特定文字描述图标中所绘示之实施例或范例，需理解该等实施例或范例并非用于局限本发明之范畴，对于本发明中之实施例之任何改造或变更，或者针对本发明中实施例之原理之进一步应用，皆属于本发明之范畴。

此外，应理解可简明描述装置之制程步骤及/或特征，且在实施本发明之方法或使用本发明之系统或装置时，可加入额外之制程步骤及/或特征，且可移除或改变本发明之特定制程步骤及/或特征，故下文所述仅系本发明之实施例或范例，其并非用于局限本发明之范畴。

此外，本文中可于不同范例中使用相同之组件符号及/或字符，上述仅系出于简洁之目的而使用相同之组件符号及/或字符，其并不代表使用相同之组件符号及/或字符之不同范例或组态间应具有特定之关系。

此外，例如「上方」及「下方」等空间相对术语仅系便于描绘图标中组件之相对关系，但空间相对术语实际上可包含除图标中组件之定向以外之其他定向，例如图标中组件之定向可经翻转90度，此时空间相对术语则可被对应地解释。

参照图示内容，图1系依据本发明之一实施例之一半导体封装100之横截面示意图，半导体封装100包括基板1及基板2。

基板1包括互连结构11，互连结构11自基板1延伸至基板2，互连结构11包括设置于基板1中之一基底部份(于图1中未由组件符号标示)及从基底部份突出至基板2之一突出或延伸部分(于图1中未由组件符号标示)，基板1之底表面101系基板1和基板2间之界面，表面101实质上与基板2之一顶表面共平面。

基板2包括互连结构21及互连结构31，互连结构21设置于基板2中，互连结构31设置于互连结构11与互连结构21之间，互连结构31可具有一杯形结构(例如，其可以具有界定一开口或凹部之插座形结构)，互连结构31围绕互连结构11之一部份，互连结构31围绕互连结构11自基板1之突出部份，互连结构31围绕互连结构11自基板1之延伸，互连结构21围绕互连结构31。

互连结构31包括侧壁311及312，侧壁311相对于一参考平面a(如虚线所示)倾斜一角度θ1，参考平面a实质上与表面101平行，侧壁312相对于一参考平面b(如虚线所示)倾斜一角度θ2，参考平面b实质上与表面101平行，参考平面a、参考平面b与表面101实质上互相平行，角度θ1相异于角度θ2，角度θ1与角度θ2可介于45度与90度之范围内，角度θ1可小于角度θ2。

互连结构11包括具有平均为第一尺寸之颗粒(未显示于图中)，或第一颗粒直径，互连结构21包括具有平均为第二尺寸之颗粒(未显示于图中)，或第二颗粒直径，互连结构31包括具有平均为第三尺寸之颗粒(未显示于图中)，或第三颗粒直径，第一尺寸可与第二尺寸相同或相异，第一尺寸可小于第二尺寸，第三尺寸可小于第一尺寸，第三尺寸可小于第二尺寸，较小之颗粒尺寸表示较高之硬度，因此在第三尺寸小于第一尺寸且第三尺寸小于第二尺寸之实施例中，互连结构31之材料之硬度大于互连结构11之材料之硬度且互连结构31之材料之硬度大于互连结构21之材料之硬度。

互连结构11包括侧壁111，侧壁111相对于表面101倾斜一角度θ3，互连结构11包括侧壁112，侧壁111相对于参考平面a倾斜一角度θ4，互连结构11包括侧壁113，侧壁111相对于参考平面b倾斜一角度θ5，角度θ3、角度θ4与角度θ5彼此相异，角度θ3、角度θ4与角度θ5可介于45度与90度之范围内，角度θ4可小于角度θ5，角度θ4可小于角度θ3，角度θ5可小于角度θ3。

互连结构21包括侧壁211，侧壁211相对于参考平面a倾斜一角度θ6，互连结构21包括侧壁212，侧壁212相对于参考平面b倾斜一角度θ7，角度θ3、角度θ6与角度θ7彼此相异，角度θ6与角度θ7可介于45度与90度之范围内，角度θ6可小于角度θ7。

基板1与基板2之每一者可包括单层基板、多层基板、梯度基板或其组合，使得半导体封装100可具有于其上之一或多个主动或被动组件或电路。基板1与基板2之每一者可包括块材硅、半导体晶圆、绝缘层上覆硅(soi)基板或硅锗基板，基板1与基板2亦可使用包括iii族、iv族和v族元素之其他半导体材质。基板1与基板2之每一者可包括印刷电路板。基板1与基板2之材质可包括(但不限于)环氧树脂、聚硫醇固化剂或其它胺固化剂。

互连结够11、21及31之材质可包括铜、锡、金、银、锌、铟或其合金。

图2系依据本发明之一实施例之一半导体封装200之横截面示意图，半导体封装200相似于图1中之半导体封装100，唯一之差异在于半导体封装200更包括由互连结构11、21及31界定之空间41。

空间41可以位于互连结构11和互连结构21之间，空间41亦可位于互连结构21和互连结构31之间。空间41可具有大致圆盘形状，空间41可具小于约1微米(μm)之非零高度h，空间41可具小于约1微米(μm)之非零高度w。

图3系依据本发明之一实施例之组装前之基板1与基板2之横截面示意图，基板1包括复数个互连结构11'，每一互连结构11'包括垫部11a和突出部11b，垫部11a系设置于基板1中，突出部11b则自基板1之表面101延伸。

如图3所示，基板2包括复数个互连结构21'，该等互连结构21'中之每一者界定一个别开口21a，开口21a包括上部21b及下部21c，且开口21a向下渐缩，亦即愈接近底部时开口21a将变得更窄，上部21b之宽度大于或等于下部21c之宽度，上部21b向下渐缩且下部21c向下渐缩，突出部11b之宽度实质上大于或等于开口21a之下部21c之宽度，突出部11b之宽度小于开口21a之上部21b之最宽部分之宽度。

于组装期间，基板1系接合至基板2，使得互连结构11'之每一突出部11b插入至相应之开口21a中，突出部11b可由开口21a之上部21b接受并被引导进入开口21a之下部21c，由于开口21a之上部21b可将略微不对准之突出部分11'引导朝向下部21c，故突出部11b不需要与开口21a之下部21c直接对准，因此，于组装程序中，对基板错位及缺乏共平面性之互连结构11'及21'具有高容许度，故可避免翘曲造成之损坏。在将互连结构11'压入至互连结构21'(或将互连结构21'压入至互连结构11')中之后，可于互连结构11'及21'之间形成互连结构31，以形成如图1所示之半导体封装100。

图4系依据本发明之一实施例之组装前之基板1与基板2之横截面示意图，图4中之基板2与图3中之基板2相同，图4中之基板1与图3中之基板1大致相同，其差异在于图4中之复数个互连结构11'中之一者包含一较短突出部11b'，该较短突出部11b'并未与其他突出部11b共平面，每一突出部11b之一底部皆与一参考平面d对准，但较短突出部11b'之一底部系一与一参考平面c对准，参考平面c较参考平面d更接近基板1。

于组装期间，基板1系接合至基板2，使得突出部11b及较短突出部11b'之每一者插入至相应之开口21a中，突出部11b及较短突出部11b'之每一者可由开口21a之上部21b接受并被引导进入开口21a之下部21c，在将互连结构11'压入至互连结构21'(或将互连结构21'压入至互连结构11')中之后，可于互连结构11'及21'之间形成互连结构31，以形成如图1所示之半导体封装100及图2所示之半导体封装200(其中较短突出部11b'界定空间41)。此外，即便图3及4中未显示，基板1亦可包含较长互连结构11'，并可于互连结构11'及21'之间形成互连结构31，以形成如图1所示之半导体封装100。

图5为依据本发明之一实施例之互连结构11及21之示意图，如图5所示，互连结构11c、11c'及11c”具有不同几何形状，互连结构11c系具有一圆形端部的柱结构，互连结构11c'系具有两个圆形端部的柱结构，互连结构11c”系具有两个圆形端部之锥形柱结构(在其他实施例中可为单一圆形端部结构或不具有圆形端部结构)。互连结构21”及21”'具有不同几何形状的开口，举例而言，互连结构21”之开口21a'在横截面示意图中显示为三角形和椭圆的组合，亦即开口21a'的顶部向下渐缩而其底部为半椭圆形，互连结构21”'之开口21a”具有弯曲侧壁。

图6为依据本发明之一实施例之一半导体封装600之示意图，半导体封装600相似于图1中之半导体封装100，唯一之差异在于半导体封装600更包括由互连结构11之垫部11a及突出部11b、互连结构21及互连结构31之界定之空间42。

图7为依据本发明之一实施例之一半导体封装7600之示意图，半导体封装700相似于图1中之半导体封装100，唯一之差异在于半导体封装700之互连结构21与基板1相对地向下渐缩。

图8为依据本发明之一实施例之一半导体封装800之示意图，半导体封装800相似于图7中之半导体封装700，唯一之差异在于半导体封装800之互连结构21完全延伸穿过基板2，此外，互连结构21包括层21d，层21d之其中之一位于基板1与基板2之间，层21d之另一者在基板2的最底表面下方。

如本文中所使用，词语“近似地”、“大体上”、“实质的”及“约”用以描述及说明小变化。当与事件或情形结合使用时，所述词语可指事件或情形明确发生的情况及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，所述词语可指小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，则可认为所述两个数值“大体上”相同。举另一例来说，如果第一角度和第二角度之间的差小于或等于±10°、小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°，则第一角度可以与第二角度近似地相同。

如果两个表面之间的位移仅为5微米、仅为2微米、仅为1微米或仅为0.5微米，那么可认为所述两个表面为共平面的或实质上共平面的。

另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式是为便利及简洁起见而使用，且应灵活地理解为不仅包含明确指定为范围极限的数值，且还包含涵盖于彼范围内的所有个别数值或子范围，就如同明确指定每一数值及子范围一般。

尽管已参考本发明的特定实施例描述并说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神及范畴的情况下，可作出各种改变且可用等效物取代。说明可不一定按比例绘制。归因于工艺及容限，本发明中的艺术再现与实际装置之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神及范畴。所有所述修改均意欲处于此处随附的权利要求书的范畴内。尽管已参看按特定次序执行的特定操作描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再分或重新定序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非对本发明的限制。