功率半导体器件的3D‑RESURF终端结构及其制造方法与流程

本发明属于半导体技术领域，涉及一种功率半导体器件的终端结构及其制造方法。

背景技术：

功率器件阻断高压的能力主要受限于边缘元胞pn结耐压能力。扩散形成的pn结会在扩散窗口边缘形成一个柱面结，而在矩形扩散窗口四角处扩散形成了球面结，导致pn结的击穿电压低于平行平面结电压。同时，由于界面电荷的影响，使得表面半导体表面电场通常高于体内电场，使得芯片的雪崩击穿发生在表面。结终端就是为了减小局部电场、提高表面击穿电压及可靠性、使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。在纵向导电器件中它通常分布在器件有源区的周边，是有源区内用于承受外高压的pn结的附属结构。

目前，采用平面工艺制作的功率半导体器件，其结终端结构主要是在主结边缘处(常是弯曲的)设置一些延伸结构，这些延伸结构起到将主结耗尽区向外展宽的作用，从而降低其内的电场强度，最终提高击穿电压，如场板(fp)、场限环(flr)、结终端扩展(jte)、横向变掺杂(vld)等。要实现高的耐压，该类延伸型终端所需空间面积较大，芯片面积效率低，不利于降低成本。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率半导体器件的3d-resurf终端结构及其制造方法，通过在终端区引入一层resurf层，改变半导体表面电场和体内电场分布，从而减小终端宽度，提高芯片效率。

为实现上述发明目的，本发明技术方案如下：

一种功率半导体器件的3d-resurf终端结构，从下至上依次包括金属化阴极、金属化阴极上方的第一导电类型重掺杂半导体衬底、第一导电类型重掺杂半导体衬底上方的第一导电类型轻掺杂漂移区；所述第一导电类型轻掺杂漂移区上表面为场氧化层；所述第一导电类型轻掺杂漂移区内部左上部分为第二导电类型半导体主结；所述第二导电类型半导体主结上表面与金属化阳极连接；所述第一导电类型轻掺杂漂移区内部右上部分是第一导电类型重掺杂截止环；位于所述第二导电类型半导体主结与第一导电类型半导体截止环之间的是第二导电类型半导体resurf层；所述第二导电类型半导体resurf层上方为第一导电类型半导体漂移区。

作为优选方式，所述第一导电类型半导体漂移区在z方向非连续排列。

作为优选方式，所述第一导电类型半导体漂移区在z方向连续排列。

作为优选方式，所述第二导电类型半导体resurf区上方有多个第一导电类型半导体区域，第一导电类型半导体漂移区在x方向和z方向上均非连续排列。

作为优选方式，当终端结构承受反向电压时，第二导电类型半导体resurf层与位于其上方的第一导电类型半导体漂移区相互耗尽。

作为优选方式，通过控制掺杂的方式，使终端结构承受反向电压时，第二导电类型半导体resurf层与位于其上方第一导电类型半导体漂移区实现全耗尽。

作为优选方式，第一导电类型半导体漂移区在z方向连续时，制备第一导电类型半导体漂移区和第二导电类型半导体resurf层时使用同一光刻版。

作为优选方式，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体。

作为优选方式，该发明第二导电类型轻掺杂resurf层通过第二导电类型的杂质离子注入、扩散，然后进行第一导电类型的杂质离子注入、扩散、杂质补偿得到，而非高能离子注入得到。

为实现上述发明目的，本发明还提供一种上述功率半导体器件的3d-resurf终端结构的制造方法，当第一导电类型半导体为n型半导体、第二导电类型半导体为p型半导体时，所述方法包括如下步骤：

(1)在n型重掺杂半导体衬底上，外延生长n型轻掺杂漂移区；

(2)光刻有源区，以光刻胶作为阻挡层，进行硼离子注入，然后高温推结使得硼离子扩散到一定结深，形成p型半导体主结；

(3)光刻resurf区，以光刻胶为阻挡层，进行硼离子注入，然后通过高温推结使得硼离子扩散到一定结深，并进行杂质的高温激活；

(4)光刻n型半导体漂移区，以光刻胶为阻挡层，进行磷离子注入，然后热推阱使得第一导电类型杂质扩散到一定结深；经杂质补偿之后，得到位于p型半导体resurf层上方的n型半导体漂移区；

(5)光刻截止环，以光刻胶为阻挡层，进行磷离子注入，形成n型重掺杂截止环；

(6)淀积场氧化层，光刻、刻蚀形成阳极接触孔；

(7)金属溅射，并反刻金属，形成金属化阳极，对硅片背面进行减薄，金属化形成金属化阴极。

本发明的有益效果为：常规的resurf层通过离子注入制备，由于注入能量的关系，注入深度常常受到限制，因此不一定能得到最优的resurf结构。本发明提出的一种功率半导体器件的3d-resurf结构，可以通过杂质扩散以及异型杂质补偿得到resurf层，降低了对离子注入能量的要求，为得到更优的resurf终端结构提供了一种解决方案，第二导电类型半导体主结旁边的第二导电类型半导体轻掺杂resurf层与其上方的第一导电类型半导体漂移区相互耗尽，形成空间电荷区，引入y方向上的电场，改变x方向的电场分布，使x方向的电场三角形分布变为近似梯形的分布。同时，由于该结构的第一导电类型半导体漂移区在z方向非连续排列，可与第二导电类型半导体resurf层在z方向上相互耗尽，引入z方向的电场，从而使半导体表面耗尽得更加完全，电场峰值更低。进一步的，当第一导电类型半导体漂移区与第二导电类型半导体resurf层达到恰当的电荷平衡时，两者可以实现完全耗尽，终端区利用率最大化。这样，半导体表面的电场集中得到有效缓解，终端的耐压能接近平行平面结的击穿电压，终端面积得以减小，芯片面积效率提高。同时，该发明提出的第二导电类型轻掺杂resurf层通过两次异型杂质离子注入、扩散补偿之后得到，可以减小高能离子注入带来的损伤，也能在一定程度上降低工艺难度。

附图说明

图1为本发明实施例1的一种功率半导体器件的3d-resurf终端三维结构示意图；

图2和图3分别为本发明提供的一种功率半导体器件的3d-resurf终端两个不同位置的剖面结构示意图；

图4(a)和图4(b)分别为本发明提供的一种功率半导体器件的3d-resurf终端结构在阴极加高电位时耗尽线示意图和沿aa’的电场分布示意图；

图5-图11为本发明实施例1的功率半导体器件的3d-resurf终端结构的制备流程示意图；

图12为实施例2的结构示意图；

图13为实施例3的结构示意图。

其中，1为金属化阴极，2为第一导电类型重掺杂半导体衬底，3为第一导电类型轻掺杂漂移区，4为第二导电类型半导体resurf层，5为第一导电类型半导体漂移区，6为第二导电类型半导体主结，7为第一导电类型重掺杂截止环，8为金属化阳极，9为场氧化层。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图1所示，一种功率半导体器件的3d-resurf终端结构，从下至上依次包括金属化阴极1、金属化阴极1上方的第一导电类型重掺杂半导体衬底2、第一导电类型重掺杂半导体衬底2上方的第一导电类型轻掺杂漂移区3；所述第一导电类型轻掺杂漂移区3上表面为场氧化层9；所述第一导电类型轻掺杂漂移区3内部左上部分为第二导电类型半导体主结6；所述第二导电类型半导体主结6上表面与金属化阳极8连接；所述第一导电类型轻掺杂漂移区3内部右上部分是第一导电类型重掺杂截止环7；位于所述第二导电类型半导体主结6与第一导电类型半导体截止环7之间的是第二导电类型半导体resurf层4；所述第二导电类型半导体resurf层4上方为第一导电类型半导体漂移区5。

所述第一导电类型半导体漂移区5在z方向非连续排列。

通过控制掺杂的方式，使终端结构承受反向电压时，第二导电类型半导体resurf层4与位于其上方第一导电类型半导体漂移区5实现全耗尽。

该发明第二导电类型轻掺杂resurf层4通过第二导电类型的杂质离子注入、扩散，然后进行第一导电类型的杂质离子注入、扩散、杂质补偿得到，而非高能离子注入得到。

如图5-图11所示，第一导电类型半导体为n型半导体，第二导电类型半导体为p型半导体时，所述功率半导体器件的3d-resurf终端结构的制造方法于包括如下步骤：

(1)在n型重掺杂半导体衬底2上，外延生长n型轻掺杂漂移区3；如图5所示。

(2)光刻有源区，以光刻胶作为阻挡层，进行硼离子注入，然后高温推结使得硼离子扩散到一定结深，形成p型半导体主结6；如图6所示。

(3)光刻resurf区，以光刻胶为阻挡层，进行硼离子注入，然后通过高温推结使得硼离子扩散到一定结深，并进行杂质的高温激活；如图7所示。

(4)光刻n型半导体漂移区5，以光刻胶为阻挡层，进行磷离子注入，然后热推阱使得第一导电类型杂质扩散到一定结深；经杂质补偿之后，得到位于p型半导体resurf层4上方的n型半导体漂移区5；如图8所示。

(5)光刻截止环，以光刻胶为阻挡层，进行磷离子注入，形成n型重掺杂截止环7；如图9所示。

(6)淀积场氧化层9，光刻、刻蚀形成阳极接触孔；如图10所示。

(7)金属溅射，并反刻金属，形成金属化阳极8，对硅片背面进行减薄，金属化形成金属化阴极1。如图11所示。

制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替硅。

下面以第一导电类型半导体为n型半导体而第二导电类型半导体为p型半导体为例，说明本实施例所提供的一种3d-resurf终端结构的工作原理。

本实施例中，当金属化阴极1加高电位时，第二导电类型半导体resurf层4与其上方的第一导电类型半导体漂移区5相互耗尽，形成空间电荷区，使得y方向电场不为零；同时，在z方向上，由于有p/n型半导体交替排列的结构，p型半导体与n型半导体之间可以相互耗尽，使得z方向上的电场分量也不为零。根据三维泊松方程：

其中n为漂移区掺杂浓度，q为电子电荷量，ε为半导体介电常数。由于y方向电场分量和z方向电场分量的存在，经电场调制作用，其表面电场由三角形分布变为如图4所示近似梯形分布，电场峰值降低，击穿点从表面移动至体内，从而使得终端区实现与平行平面结相近的耐压。

实施例2

如图12所示，本实施例和实施例1基本相同，区别在于：所述第一导电类型半导体漂移区5在z方向连续排列。第一导电类型半导体漂移区5在z方向连续时，制备第一导电类型半导体漂移区5和第二导电类型半导体resurf层4时使用同一光刻版。

该实施例的半导体表面在z方向上没有电场分量，其效果略差于实施例1，但该实施例在制备第二导电类型半导体resurf区4和第一导电类型半导体漂移区5时，可使用同一张光刻版，从而降低制造成本。同时，本实施例采用与实施例1相同的制备工艺，由于扩散工艺较好控制，相比于高能离子注入制备resurf区，本实施例的第二导电类型半导体resurf区4与其上方的第一导电类型半导体漂移区5能达到更好的电荷平衡。对于耐压不是特别高的器件，采用该实施例提出的resurf终端结构，可以实现耐压与成本的折衷。

实施例3

如图13所示，本实施例和实施例1基本相同，区别在于：所述第二导电类型半导体resurf区4上方有多个第一导电类型半导体区域5，第一导电类型半导体漂移区5在x方向和z方向上均非连续排列。

该实施例提出的结构能更好地控制杂质总量，实现电荷平衡，使表面完全耗尽；同时，该结构可以通过调节所述第一导电类型半导体区域5的分布，在一定程度上改变表面电场峰值的位置，实现更高耐压。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。