半导体功率器件及其制备方法与流程

本发明涉及半导体技术领域，具体的，涉及半导体功率器件及其制备方法。

背景技术：

现有制备半导体功率器件(结构示意图参照图1)的过程中的spacer(侧墙)刻蚀过程不能通过量测来控制，刻蚀过刻量受机台状态影响很大，从而导致其接触孔的深宽比稳定性较差。另外，spacer刻蚀不稳定性影响栅极与源区之间的介质层厚度，从而导致栅极和源极电容(gs电容)一致性较差。再有，为了防止spacer过刻导致栅极跟源区短路，栅极上面的栅极保护层厚度必须较厚，因而导致gs电容很难做大。此外，通过挖sitrench(硅孔)的方式形成接触，接触电极与源区接触面积小、接触面缺陷较多致使接触孔的接触电阻较大。最后，导通时过源区的电流必须从长细条的源区这头流到那一头，因此导致在大电流下源区接触电阻偏大。

因而，现有半导体功率器件相关技术仍有待改进。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种不需要刻蚀sitrench，可以较大地缩小pitch(元胞)大小，从而节约成本和增加电流密度、源区具有更好的接触以降低源区接触问题带来的风险、栅极与源区之间的电容cgs(栅极和源极电容)可控、或者稳定性较高的半导体功率器件。

在本发明的一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，该半导体功率器件包括：衬底；阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；栅极氧化层，所述栅极氧化层位于所述衬底的上表面，且覆盖所述阱区和所述源区上表面的一部分；栅极，所述栅极位于所述栅极氧化层的上表面；栅极保护层，所述栅极保护层位于所述栅极的上表面；接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接；侧墙，所述侧墙位于源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙，所述第一侧墙位于所述栅极氧化层上表面，且覆盖所述栅极和所述栅极保护层靠近所述接触电极的侧壁；第二侧墙，所述第二侧墙位于所述源区上表面，且覆盖所述栅极氧化层和所述第一侧墙靠近所述接触电极的侧壁，并与源区和接触电极电连接，其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。发明人发现，选择第一侧墙由绝缘材料形成，可以较好的绝缘栅极和栅极保护层，第二侧墙由导电材料形成，可以作为源区的部分引线与源区电连接，使得源区可以通过第二侧墙在纵向与接触电极形成接触，不需要刻蚀sitrench形成接触，源区的接触孔深宽比较小，可以较大的缩小元胞大小，提高器件集成度，同时源区接触面积较大，能形成良好的欧姆接触，大大降低了源极接触电阻和导通时源区的长度，提高了器件的电流密度。

在本发明的另一方面，本发明提供了一种制备前面所述的半导体功率器件的方法。根据本发明的实施例，该方法包括：在衬底上表面依次形成栅极氧化层、栅极和栅极保护层；对所述栅极和栅极保护层进行刻蚀，形成自对准孔；通过所述自对准孔对所述衬底依次进行离子注入和高温退火，形成位于衬底内的阱区；在所述自对准孔的周壁上形成第一侧墙，并对未被第一侧墙覆盖的所述栅极氧化层进行刻蚀；在所述第一侧墙和所述栅极氧化层的周壁上形成第二侧墙；形成源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置，并与所述第二侧墙电连接；形成接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极和所述栅极氧化层，并与所述源区和所述阱区电连接，其中，所述第一侧墙由绝缘材料形成，所述第二侧墙由导电材料形成。发明人发现，通过该方法可以快速有效的制备前面所述的半导体功率器件，且操作步骤简单，易于实现工业化生产，特别是在制备的过程中增加了工艺稳定性，减小了工艺波动对器件参数的影响，且在刻蚀过程中可以达到节约成本和增加电流密度的目的，且源区具有更好的接触，降低了源区接触问题带来的风险，另外，获得的半导体功率器件可以达到缩小元胞尺寸，提高器件性能稳定的目的，并且大大降低了源区接触电阻和导通时源区的长度。

附图说明

图1显示了现有半导体功率器件的结构示意图。

图2显示了本发明一个实施例的半导体功率器件的结构示意图。

图3显示了本发明另一个实施例的半导体功率器件的结构示意图。

图4a至图4j显示了本发明一个实施例的制备半导体功率器件的流程示意图。

图5显示了本发明另一个实施例的制备半导体功率器件的流程示意图。

附图标记：

201、301：衬底202、302：栅极氧化层203、303：栅极204、304：栅极保护层205、305：阱区306：第一侧墙307：第二侧墙206、308：源区207、309：重掺杂区209、310：接触电极311：自对准孔208：侧墙

具体实施方式

下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。

在本发明的一个方面，本发明提供了一种半导体功率器件。根据本发明的实施例，参照图2，该半导体功率器件包括：衬底301；阱区305，所述阱区305位于所述衬底301中，且靠近所述衬底301的上表面设置；源区308，所述源区308位于所述阱区305中，且靠近所述衬底301的上表面设置；栅极氧化层302，所述栅极氧化层302位于所述衬底301的上表面，且覆盖所述阱区305和所述源区308上表面的一部分；栅极303，所述栅极303位于所述栅极氧化层302的上表面；栅极保护层304，所述栅极保护层304位于所述栅极303的上表面；接触电极310，所述接触电极310位于所述栅极保护层304的上表面，且贯穿所述栅极保护层304、所述栅极303和所述栅极氧化层302，并与所述源区308和所述阱区305电连接；侧墙，所述侧墙位于所述源区、所述栅极氧化层、所述栅极、所述栅极保护层和所述接触电极之间；其中，所述侧墙包括：第一侧墙306，所述第一侧墙306位于所述栅极氧化层302上表面，且覆盖所述栅极303和所述栅极保护层304靠近所述接触电极310的侧壁；第二侧墙307，所述第二侧墙307位于所述源区308上表面，且覆盖所述栅极氧化层202和所述第一侧墙306靠近所述接触电极310的侧壁，并与所述源区308和所述接触电极310电连接；其中，所述第一侧墙306由绝缘材料形成，所述第二侧墙307由导电材料形成。发明人发现，选择第一侧墙由绝缘材料形成，可以较好的绝缘栅极和栅极保护层，第二侧墙由导电材料形成，可以作为源区的部分引线与源区电连接，使得源区可以通过第二侧墙在纵向与接触电极形成接触，不需要刻蚀sitrench形成接触，源区的接触孔深宽比较小，可以较大的缩小元胞大小，提高器件集成度，同时源区接触面积较大，能形成良好的欧姆接触，大大降低了源极接触电阻和导通时源区的长度，提高了器件的电流密度。

根据本发明的实施例，可以采用的衬底的具体种类没有特别限制，本领域技术人员可以根据需要灵活选择，例如包括但不限于硅衬底等。在本发明的一些实施例中，可以通过外延或fz(区熔法)工艺形成高质量低掺杂的硅衬底。由此，有利于提高半导体功率器件的使用性能。

根据本发明的实施例，衬底的掺杂类型也没有特别限制，本领域技术人员可以根据需要灵活选择为n型掺杂或p型掺杂。在本发明的一些实施例中，衬底可以为n型半导体衬底，作为器件的漂移区。

根据本发明的实施例，阱区可以通过离子注入和高温退火工艺形成，具体注入的离子种类和注入量均没有特别限制，本领域技术人员可以根据实际使用要求进行选择。例如，在本发明的一些实施例中，阱区可以为p型掺杂的阱区，其结深可以为2～7微米。由此，有利于进一步提高器件的使用性能。

根据本发明的实施例，源区可以通过高温扩散形成，高温扩散的具体方式没有特别限制，可以直接对上述步骤得到的产品施加合适的温度，在其他步骤能够对待处理产品提供合适的温度的情况下，高温扩散步骤也可以和其他步骤同时进行。由此，有利于进一步提高器件的使用性能。

根据本发明的实施例，形成栅极氧化层的具体材料、具体方法和厚度均没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成栅极氧化层的材料可以为二氧化硅、氮氧化硅等，形成栅极氧化层的方法可以为热生长法等，栅极氧化层的厚度可以为0.08～0.12微米。由此，材料来源广泛，且具有合适的介电常数，使得器件具有良好的使用性能，另外上述形成方法步骤操作简单，易于控制，同时，在上述厚度范围内，可以使得器件具有合适的电容值，利于进一步提高器件的使用性能。

根据本发明的实施例，形成栅极的材料、方法和厚度也没有特别限制，例如形成栅极的材料可以包括但不限于金属、多晶硅等，形成栅极的方法包括但不限于化学气相沉积、物理气相沉积等，栅极的厚度可以为0.6～1微米等。在本发明的一些实施例中，栅极可以由n型重掺杂的多晶硅形成，可以通过化学气相沉积法形成，且厚度可以为0.6～1微米。

根据本发明的实施例，为了保护栅极不受损伤、并于接触电极有效隔离，需要在栅极表面形成一层栅极保护层，具体的，形成该栅极保护层的具体材料、方法没有特别限制，本领域技术人员可以根据实际条件灵活选择。在本发明的一些实施例中，可以通过化学气相沉积法形成二氧化硅、氮氧化硅等保护层。由此，可以有效隔离栅极与接触电极，保护栅极不受损伤，进而提高器件的使用性能。

根据本发明的实施例，形成接触电极的材料也没有特别限制，只要具有良好的导电性能，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用金属alsicu形成接触电极。由此，材料来源广泛，易于加工，且成本较低。

根据本发明的实施例，参照图3，接触电极310位于所述第二侧墙307和衬底301之间部分的深宽比为(9：125)～(156：105)。由此，可以避免形成接触电极时可能出现填充空洞的问题，且可以有效缩小元胞尺寸，提高器件集成度。

现有技术中，制备半导体功率器件(结构示意图参照图1)的过程中的spacer刻蚀过程不能通过量测来控制，刻蚀过刻量受机台状态影响很大，从而导致其接触孔的深宽比稳定性较差。另外，spacer刻蚀不稳定性影响栅极与源区之间的介质层厚度，从而导致gs电容一致性较差。再有，为了防止spacer过刻导致栅极跟源区短路，栅极上面的栅极保护层厚度必须较厚，因而导致gs电容很难做大。此外，通过挖sitrench的方式形成接触，接触电极与源区接触面积小接触面缺陷较多致使接触孔的接触电阻较大。最后，导通时过源区的电流必须从长细条的源区这头流到那一头，因此导致在大电流下源区接触电阻偏大。而在本发明中，第一侧墙由绝缘材料形成，可以较好的绝缘栅极和栅极保护层，而第二侧墙由导电材料形成，且第二侧墙与栅极保护层的刻蚀选择比不低于8：1，如可以为8：1、9：1、10：1、11：1、12：1等，其既可以使得栅极保护层在刻蚀过程中不受机台状态和侧墙刻蚀的影响，厚度可控且厚度稳定性较好，可以根据性能需要设计对应厚度，进而提高gs电容一致性和gs电容值，使得器件具有理想的特性，减小元胞尺寸，提高集成度，又可以作为源区的一部分引线，大大降低了源区接触电阻和导通时源区的长度，提高了器件的电流密度。

其中，需要说明的是，本文中所采用的描述方式“刻蚀选择比”是指在相同刻蚀条件下不同材料刻蚀速率的比值。

根据本发明的实施例，形成第一侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第一侧墙的材料包括氮化硅。由此，氮化硅具有理想的绝缘性能，可以使得器件具有理想的特性。在本发明的一些实施例中，第一侧墙的厚度可以为0.1～0.3微米。由此，可以进一步提高栅极氧化层的厚度稳定性，进而提高器件的使用性能。

根据本发明的实施例，形成第二侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第二侧墙的材料包括掺杂多晶硅。由此，掺杂多晶硅具有较好的导电性能，同时与栅极保护层的刻蚀选择比较高，其既可以使得栅极保护层在刻蚀过程中厚度稳定性较好，使得器件具有理想的特性，减小元胞尺寸，提高集成度，又可以用于缓冲侧壁应力以及扩散形成源区并增加电极接触面积，其作为源区的一部分引线，大大降低了源区接触电阻和导通时源区的长度。在本发明的一些实施例中，第二侧墙的厚度可以为0.4～0.6微米。由此，可以进一步提高栅极氧化层的厚度稳定性以及导电性，进而提高器件的使用性能。

根据本发明的实施例，参照图3，该半导体功率器件可以进一步包括重掺杂区309，所述重掺杂区309位于重掺杂区位于所述阱区内、靠近所述衬底的上表面设置且延伸至所述源区的下方。由此，可以减小阱区与源区直接的寄生二极管开启的概率，提高器件的可靠性。

在本发明的另一方面，本发明提供了一种制备前面所述的半导体功率器件的方法。根据本发明的实施例，参照图4a至图4j，该方法包括以下步骤：

s100：在衬底301上表面依次形成栅极氧化层302、栅极303和栅极保护层304。

根据本发明的实施例，该步骤中的衬底301、栅极氧化层302、栅极303和栅极保护层304可以与前文描述一致，在此不再过多赘述。

具体而言，在该步骤中，可以通过外延或fz(区熔法)等工艺形成高质量低掺杂的硅片301(即衬底)，结构示意图参见图4a；然后在低掺杂的硅片301上生长一层高质量的栅极氧化层,结构示意图参见图4b；并在该栅极氧化层上淀积一层多晶硅并掺杂，形成栅极，结构示意图参见图4c；接着，可以在栅极上淀积一层厚度为0.4～2微米的栅极保护层，结构示意图参见图4d。

需要说明的是，在最终制备获得的半导体功率器件中的栅极氧化层、栅极和栅极保护层一般是通过预先形成整层的层结构，然后对该整层的层结构进行性刻蚀获得的具有预定形状的栅极氧化层、栅极和栅极保护层，本文中为了描述方便，将刻蚀前后对应的层结构均称为栅极氧化层、栅极和栅极保护层。

s200：对栅极和栅极保护层进行刻蚀，形成自对准孔311，结构示意图参见图4e。

根据本发明的实施例，该步骤中对栅极和栅极保护层进行刻蚀的具体方法没有特别限制，本领域技术人员可以根据栅极、栅极保护层的材料种类、具体操作条件等灵活选择，例如包括但不限于湿法蚀刻、干法蚀刻等。

s300：通过自对准孔311对衬底依次进行离子注入和高温退火，形成位于衬底内的阱区305，结构示意图参见图4f。

根据本发明的实施例，进行离子注入的具体离子种类、注入量、操作条件和参数等均没有特别限制，本领域技术人员可以根据器件性能需要灵活选择。

根据本发明的实施例，进行高温退火的工艺没有特别限制，本领域技术人员可以根据器件性能需要灵活选择。

s400：在自对准孔311的周壁上形成第一侧墙306，并对未被第一侧墙306覆盖的所述栅极氧化层进行刻蚀，结构示意图参见图4g。

根据本发明的实施例，形成第一侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第一侧墙的材料为绝缘材料，例如可以包括氮化硅。由此，氮化硅具有理想的绝缘性能，且多晶硅对氮化硅具有良好的缓冲保护作用，在本发明的一些实施例中，第一侧墙的厚度可以为0.1～0.3微米。由此，可以进一步提高器件性能。

根据本发明的实施例，该步骤中可以淀积一层厚度为1-3k的sin层，对sin层进行干法刻蚀，形成第一侧墙，以及刻除开口处栅极氧化层。

s500：在第一侧墙306和栅极氧化层302的周壁上形成第二侧墙307，结构示意图参见图4h。

根据本发明的实施例，形成第二侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第二侧墙的材料为导电材料，例如可以包括掺杂多晶硅。由此，掺杂多晶硅具有较为良好的导电性，和金属电极在纵向形成接触，可以扩散掺杂形成源区，由此，其作为源区的一部分引线，大大降低了源区接触电阻和导通时源区的长度。在本发明的一些实施例中，第二侧墙的厚度可以为0.4～0.6微米。由此，可以进一步提高器件的使用性能。

根据本发明的实施例，该步骤中可以采用与栅极保护层蚀刻选择比较大的材料形成第二侧墙。具体的，第二侧墙与栅极保护层的刻蚀选择比不低于8：1，例如可以为8：1、9：1、10：1、11：1、12：1等。在本发明的一个具体示例中，可以淀积一层厚度为4-6k的掺杂多晶硅层，对掺杂多晶硅进行回刻，形成第二侧墙。在该步骤中，通过对第二侧墙材料的选择，可以在刻蚀过程中不会对栅极保护层造成损伤，使得栅极保护层的厚度稳定性较佳，减小元胞尺寸，提高集成度，有效防止过刻产生gs短路，仅需较薄的厚度即可达到良好的保护效果，减小了工艺不稳定性对器件参数的影响，另外又可以作为源区的一部分引线，大大降低了源区接触电阻和导通时源区的长度，提高器件的电流密度。

s600：形成源区308，所述源区308位于所述阱区305中，且靠近所述衬底301的上表面设置，并与所述第二侧墙307电连接，结构示意图参见图4i。

根据本发明的实施例，形成源区的具体方式没有特别限制，例如可以采用高温扩散的方法形成源区，具体的，高温扩散的具体方式没有特别限制，可以直接对上述步骤得到的产品施加合适的温度，在其他步骤能够对待处理产品提供合适的温度的情况下，高温扩散步骤也可以和其他步骤同时进行。

根据本发明的实施例，该方法还可以进一步包括形成重掺杂区的步骤，所述重掺杂区位于所述阱区内，靠近所述衬底的上表面设置且延伸至所述源区的下方，结构示意图参见图4i。具体的，形成重掺杂区的具体方式没有特别限制，本领域技术人员可以根据需要灵活选择，例如包括但不限于离子注入和高温退火等。形成重掺杂区可以减小阱区与源区直接的寄生二极管开启的概率，提高器件的可能性。

在本发明的一个具体示例中，所述源区和所述重掺杂区是通过以下步骤进行的：通过所述自对准孔对所述阱区进行离子注入。在本发明的一个具体示例中，第一侧墙由氮化硅形成，第二侧墙由n型多晶硅形成，该步骤中，通过双层spacer自对准对阱区做硼离子注入，在高温下，n型多晶硅中磷离子扩散，将n型多晶硅内杂质磷离子扩散至阱区，形成n+源区308，同时通过自对准注入的硼离子在阱区扩散重掺杂区309，结构示意图参见图4i。由此，可以通过一步形成源区和重掺杂区，步骤简单，操作方便，生产成本大大降低。

s700：形成接触电极310，所述接触电极310位于所述栅极保护层304的上表面，且贯穿所述栅极保护层304、所述栅极303和所述栅极氧化层302，并与所述源区308和所述阱区305电连接，结构示意图参见图4j。

根据本发明的实施例，形成接触电极的材料也没有特别限制，只要具有良好的导电性能，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用金属alsicu形成接触电极。由此，材料来源广泛，易于加工，且成本较低。

根据本发明的实施例，形成接触电极的具体方法也没有特别限制，例如包括但不限于物理气相沉积、化学气相沉积等方法。在本发明的一些实施例中，可以采用溅射的方法形成接触电极。由此，工艺成熟，易于操作，利于实现工业化生产。

在本发明的一个具体示例中，可以在多晶硅光刻形成侧墙台阶控制多晶硅刻开区域宽度为3微米，自对准刻蚀接触孔后，侧墙宽度为0.5～0.9微米。由此，本发明的mos型元胞具有很小的元胞尺寸，沟道密度大，较大的电流密度，较低的导通损耗。

与现有技术相比，本发明采用双层spacer结构，且第一侧墙由绝缘材料形成，第二侧墙导电材料形成，且与栅极保护层的刻蚀选择比不低于8：1。这种结构由于spacer刻蚀对栅极保护层以及spacer对栅极的保护能力影响降低，减小了工艺的不稳定对器件参数的影响；进一步缩小了元胞尺寸，器件具有更高的集成度，节约了成本；减小了栅极保护层的厚度，增加了gs寄生电容；缩小元胞尺寸，提高器件性能的稳定性，并且通过掺杂多晶硅作为源区的一部分引线，大大降低了源区接触电阻和导通时源区的长度。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。