半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展，平面晶体管的栅极尺寸越来越小，从而栅极对沟道电流的控制能力变弱，容易产生短沟道效应，造成漏电问题，进而影响半导体器件的电学性能。

为了克服晶体管的短沟道效应、抑制漏电流并降低阈值电压，现有技术提出了高介电常数绝缘层加金属栅极(high-kmetalgate，hkmg)技术。hkmg技术是以high-k绝缘层替代传统的sio2绝缘层，并以金属材料栅极替换硅材料栅极的一项技术。hkmg技术又可分为gate-first和gate-last两种技术。

然而，现有技术形成的半导体的结构的性能仍然较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善所形成半导体结构的性能。

为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成介质层；在所述介质层中形成接触孔，所述接触孔底部暴露出所述衬底；在所述接触孔底部暴露出的衬底中或衬底表面形成第一掺杂层，所述第一掺杂层中具有第一掺杂离子；形成所述第一掺杂层之后，在所述接触孔中形成插塞。

可选的，形成所述第一掺杂层的步骤包括：在所述接触孔底部暴露出的衬底中或衬底表面形成非晶层，所述非晶层中具有所述第一掺杂离子；对所述非晶层进行固相外延退火，使与所述衬底接触的非晶层再结晶。

可选的，所述固相外延退火的工艺为炉管热退火或激光退火；当所述固相外延退火的工艺为炉管热退火时，炉管热退火的工艺参数包括：退火温度为550℃～700℃，退火时间为27min～33min；当所述固相外延退火的工艺为激光退火时，激光退火的工艺参数包括：退火温度为900℃～1100℃。

可选的，非晶层的材料为非晶硅、非晶锗、非晶硅锗或非晶碳化硅。

可选的，形成所述非晶层的工艺包括原子层沉积工艺或低温外延工艺。

可选的，所述非晶层的材料为非晶硅，形成所述非晶层的工艺包括低温外延工艺，形成所述非晶层的工艺参数包括：反应气体包括硅烷和二氯硅烷，反应温度为450℃～600℃，气体压强为0.1torr～1torr。

可选的，所述非晶层位于所述接触孔底部暴露出的衬底中，形成所述非晶层的步骤包括：对所述接触孔底部暴露出的衬底进行非晶化离子注入。

可选的，非晶化离子注入所注入的离子包括：锗离子、硅离子或碳离子中的一种或多种组合。

可选的，所述非晶层的厚度为3nm～10nm；所述第一掺杂层中第一掺杂离子的浓度为1e21atoms/cm³～5e21atoms/cm³。

可选的，形成所述第一掺杂层的步骤包括：通过外延生长工艺在所述接触孔底部暴露出的衬底中或衬底表面形成外延层，并在所述外延层中掺杂入所述第一掺杂离子。

可选的，所述衬底包括：基底；位于所述基底上的第一鳍部；所述第一掺杂层位于所述第一鳍部表面；或者，所述第一掺杂层位于所述第一鳍部中；形成第一掺杂层的步骤还包括：形成所述非晶层之前，在所述接触孔底部暴露出的第一鳍部中形成第一凹槽，所述第一掺杂层位于所述第一凹槽中。

可选的，形成第一掺杂层之前，还包括：在所述衬底上形成栅极结构；所述接触孔位于所述栅极结构两侧的介质层中。

可选的，形成所述介质层之前，形成所述栅极结构；或者，形成所述介质层和栅极结构步骤包括：在所述衬底上形成伪栅极结构；在所述衬底和伪栅极结构上形成介质层；去除所述伪栅极结构，在所述介质层中形成开口；在所述开口中形成栅极结构。

可选的，所述栅极结构包括位于所述衬底上的栅极，所述栅极的材料为金属。

可选的，形成所述介质层之前，还包括在所述第一区衬底上形成第一保护层；形成接触孔之后，去除所述接触孔底部暴露出的第一保护层。

可选的，所述衬底包括第一区和第二区，所述第一掺杂层位于所述第一区；形成介质层之前，所述形成方法还包括：在所述第二区衬底中形成第二掺杂层；在所述第二掺杂层侧壁和顶部上形成第二保护层；所述接触孔自所述第一区延伸至所述第二区，所述接触孔底部还暴露出所述第二掺杂层上的第二保护层，所述第二保护层的材料为非晶材料。

可选的，形成所述介质层之前，还包括在所述第一区衬底上形成第一保护层；所述第一保护层与所述第二保护层的材料相同，所述第二保护层的厚度大于第一保护层的厚度；去除所述第一保护层的步骤包括：对所述第一保护层和第二保护层进行第一刻蚀，直至暴露出所述第一区衬底。

可选的，形成所述第一保护层、第二保护层和第二掺杂层的步骤包括：形成初始保护层和第二掺杂层，所述初始保护层位于所述第一区衬底上和第二掺杂层上，所述初始保护层包括：位于所述第一区衬底上的第一保护膜；位于所述第二区掺杂层和第一保护膜上的第二保护膜，形成所述初始保护层和第二掺杂层的步骤包括：在所述第一区衬底上形成第一保护膜；形成所述第一保护膜之后，在所述第二区衬底中形成第二掺杂层；在所述第二掺杂层和第一区衬底上形成第二保护膜；对所述第一区初始保护层进行第二刻蚀，使所述第一区初始保护层的厚度小于第二区初始保护层的厚度，在所述第一区形成第一保护层，在第二区形成第二保护层。

可选的，形成所述第一掺杂层的步骤包括：在所述接触孔底部暴露出的第一区衬底表面和第二保护层表面形成非晶层，所述非晶层中具有所述第一掺杂离子；对所述非晶层进行固相外延退火，使所述第一区衬底表面的非晶层再结晶；固相外延退火之后，去除所述第二保护层表面的非晶层。

本发明技术方案还提供一种由上述的半导体结构的形成方法形成的半导体结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体结构的形成方法中，形成所述接触孔之后，形成所述第一掺杂层，能够避免在形成所述接触孔的过程对第一掺杂层的损伤，从而能够改善所形成半导体结构的性能。

进一步，形成所述第一掺杂层的步骤包括：在所述接触孔底部形成非晶层；对所述非晶层进行固相外延退火，形成第一掺杂层。由于非晶层的形成工艺的温度较低，且固相外延退火是使非晶层在低于非晶层的熔点或共晶点温度下再结晶的过程，因此，固相外延退火的退火温度也较低。由于形成非晶层和固相外延退火的温度较低，能够减小形成第一掺杂层的过程中由于热胀冷缩引起的半导体结构的形变，从而能够改善半导体结构的性能。

进一步，所述栅极的材料为金属。形成第一掺杂层的温度较低，栅极和衬底因热胀冷缩引起的形变较小。因此，即使金属与半导体材料的热胀冷缩系数相差较大，栅极和衬底的形变差值仍然较小，从而能够减小因栅极与衬底变形不匹配在栅极和介质层中产生的应力，从而能够减小所述应力对栅极与衬底产生的破损。因此，所述形成方法能够改善所形成的半导体结构的性能。

进一步，所述栅极为金属能够增加栅极对沟道中载流子的控制能力，降低短沟道效应，并能够提高半导体结构的集成度。另外，形成第一掺杂层的温度较低，则金属栅极与衬底因热胀冷缩系数不匹配产生的应力较小。可以在形成介质层之前，形成金属栅极。因此，在保证形成第一掺杂层的过程对半导体结构性能影响较小的情况下，可以不形成伪栅极，从而能够简化工艺流程。

附图说明

图1和图2是一种半导体结构的形成方法的结构示意图；

图3至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

具体实施方式

现有技术形成的半导体结构存在诸多问题，例如：所形成的半导体结构性能较差。

现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：

图1和图2是一种半导体结构的形成方法各步骤的结构示意图。

请参考图1，提供衬底100，所述衬底100上具有鳍部101；形成横跨所述鳍部101的伪栅极结构110，所述伪栅极结构110覆盖所述鳍部101部分侧壁和顶部表面；在所述伪栅极结构110两侧的鳍部101中形成掺杂层120。

请参考图2，在所述掺杂层120和所述鳍部101上形成第一介质层131；去除所述伪栅极结构110(如图1所示)，在所述第一介质层131中形成开口；在所述开口中形成栅极结构111；在所述栅极结构111和第一介质层131上形成第二介质层132；形成自所述第一介质层131贯穿至所述第二介质层132的接触孔130。

后续在所述接触孔130中形成插塞。

其中，形成所述掺杂层120之后，形成第一介质层131和第二介质层132，然后在所述第一介质层131和第二介质层132中形成接触孔130。由于第一介质层131和第二介质层132的厚度较大，所述接触孔130的深宽比较大。形成所述接触孔130的工艺包括等离子体干法刻蚀工艺。由于等离子体干法刻蚀工艺具有较强的方向性，能够使第一介质层131和第二介质层132在垂直于衬底100表面的刻蚀速率较大，从而能够形成深宽比较大的接触孔130。

然而，由于等离子体干法刻蚀工艺中的等离子体具有较高的能量，容易损伤所述掺杂层120，在所述掺杂层120中形成缺陷，从而影响所形成半导体结构的性能。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成所述接触孔之后，形成所述第一掺杂层。形成所述接触孔之后，形成所述第一掺杂层，能够避免在形成所述接触孔的过程对第一掺杂层的损伤，从而能够改善所形成半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图17是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图3，提供衬底。

本实施例中，所述衬底包括第一区a和第二区b。所述第二区b与第一区a相邻。在其他实施例中，所述衬底还可以不包括第二区。

本实施例中，所述第一区a用于形成nmos晶体管。在其他实施例中，所述第一区还可以用于形成pmos晶体管、二极管或三极管。

本实施例中，所述第二区b用于形成pmos晶体管。在其他实施例中，所述第二区还可以用于形成nmos晶体管、二极管或三极管。

本实施例中，所述衬底包括基底200、位于所述基底200第一区a上的第一鳍部201、以及位于所述基底200第二区b上的第二鳍部202。在其他实施例中，所述衬底还可以为平面衬底，例如硅衬底、锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。

本实施例中，所述基底200、第一鳍部201和第二鳍部202的材料为硅、硅锗或锗。

所述形成方法还包括：在所述基底200上形成隔离结构203，所述隔离结构203覆盖所述第一鳍部201和第二鳍部202部分侧壁，且所述隔离结构203表面低于所述第一鳍部201和第二鳍部202顶部表面。

所述隔离结构203用于实现第一鳍部201和第二鳍部202之间的电隔离。

所述隔离结构203的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

本实施例中，形成所述隔离结构203的工艺包括化学气相沉积工艺。在其他实施例中，形成所述隔离结构的工艺还可以为物理气相沉积工艺或原子层沉积工艺。

在其他实施例中，所述衬底为平面衬底，则所述隔离结构位于所述隔离区衬底中。

本实施例中，所述第一区a用于形成nmos晶体管，所述第二区b用于形成pmos晶体管。所述形成方法还包括：在所述第一区a和第二区b衬底上形成栅极结构，所述介质层210覆盖所述栅极结构侧壁。在其他实施例中，所述第一区和第二区均用于形成二极管或三极管，则所述形成方法不包括形成所述栅极结构的步骤。

本实施例中，所述栅极结构横跨所述第一鳍部201和第二鳍部202，且所述栅极结构位于所述第一鳍部201部分侧壁和顶部表面，以及所述第二鳍部202部分侧壁和顶部表面。

后续所述形成方法还包括：在所述第一区a衬底上形成第一保护层；在所述第二鳍部202侧壁形成鳍部侧墙；形成所述第一保护层之后，在所述伪栅极结构两侧的衬底第二区b中形成第二掺杂层，所述第二掺杂层位于所述鳍部侧墙之间；在所述第二掺杂层侧壁和顶部上形成第二保护层。

具体的，本实施例中，形成所述栅极结构、第一保护层、第二保护层、鳍部侧墙和第二掺杂层的步骤如图4至图12所示。

请参考图4和图5，图5是图4沿切割线c1-c1’的剖面图，在所述衬底上形成伪栅极结构。

本实施例中，所述伪栅极结构横跨所述第一鳍部201和第二鳍部202，且覆盖所述第一鳍部201和第二鳍部202部分侧壁和顶部表面。

所述伪栅极结构用于为后续形成栅极结构提供空间。

所述伪栅极结构包括：形成横跨所述鳍部的伪栅介质层232，所述伪栅介质层232覆盖所述第一鳍部201部分侧壁和顶部表面，以及第二鳍部202部分侧壁和顶部表面；位于所述伪栅介质层232上的伪栅极230；位于所述伪栅极230侧壁表面的侧墙231。

所述伪栅极230的材料为硅、锗或硅锗。

所述伪栅介质层232的材料为氧化硅。

所述侧墙231用于定于后续形成的第一掺杂层和第二掺杂层的位置，防止第一掺杂层距离晶体管沟道过近，从而能够抑制源漏穿通；另外，所述侧墙231还可以在后续刻蚀第一介质层的过程中保护栅极。

后续在所述第二区b衬底上形成第二保护层；在所述第一区a衬底上形成第一保护层；在所述第二鳍部202侧壁表面形成鳍部侧墙；形成所述第一保护层之后，在所述栅极结构两侧的第二区b衬底中形成第二掺杂层，所述第二掺杂层位于鳍部侧墙之间。

本实施例中，所述第一保护层与所述第二保护层的材料相同，所述第二保护层的厚度大于第一保护层的厚度。

形成所述第一保护层和第二保护层的步骤包括：在所述第一区a衬底和第二掺杂层上形成初始保护层；对所述第一区a初始保护层进行第二刻蚀，使所述第一区a初始保护层厚度小于第二区b初始保护层厚度，在所述第一区a形成第一保护层，在第二区b形成第二保护层。

所述初始保护层包括：位于所述第一区a衬底上的第一保护膜；位于所述第二掺杂层和第一保护膜上的第二保护膜242。

本实施例中，形成所述初始保护层、鳍部侧墙和第二掺杂层的步骤如图6至图8所示。

后续在所述第二鳍部202侧壁形成鳍部侧墙；在所述第一区a衬底上形成第一保护层。本实施例中，形成所述鳍部侧墙和第一保护膜的步骤如图6和图7所示。

请参考图6，形成覆盖所述第一鳍部201侧壁和顶部，以及第二鳍部202侧壁和顶部的第一初始保护膜240。

所述第一初始保护膜240用于后续形成鳍部侧墙241和第一保护膜281。

所述第一初始保护膜240的材料为氧化硅或氮氧化硅。

本实施例中，形成所述第一初始保护膜240的工艺包括化学气相沉积工艺。在其他实施例中，形成所述第一初始保护膜的工艺包括物理气相沉积工艺或原子层沉积工艺。

形成所述第一初始保护膜240的工艺参数包括：反应气体包括硅烷(dcs)和nh3；反应温度为650℃～800℃。

请参考图7，去除所述第二鳍部202顶部上的第一初始保护膜240(如图6所示)，在所述第二鳍部202侧壁表面形成鳍部侧墙241，在所述第一区a衬底上形成第一保护膜281。

所述鳍部侧墙241用于限制后续第二掺杂层的尺寸，防止第二掺杂层与后续形成的第一掺杂层接触；所述第一保护膜281用于在后续形成第二掺杂层的过程中，保护所述第二区b衬底，防止在所述第二区b衬底上形成第二掺杂层材料。

在其他实施例中，还可以去除全部第二区的第一初始保护膜，从而不形成所述鳍部侧墙。

本实施例中，所述第一保护膜281位于所述第一鳍部201侧壁和顶部表面。

去除所述第二鳍部202顶部上的第一初始保护膜240的步骤包括：形成覆盖所述第一鳍部201侧壁和顶部的第一光刻胶；以所述第一光刻胶为掩膜对所述第一初始保护膜240进行刻蚀，去除所述第二鳍部202顶部上的第一初始保护膜240。

对所述第一初始保护膜240进行刻蚀的工艺包括各向异性干法刻蚀。各向异性干法刻蚀在横向的刻蚀速率小于纵向的刻蚀速率，能够去除所述第二鳍部202顶部的第一初始保护膜240，保留所述第二鳍部202侧壁的第一初始保护膜240。

本实施例中，所述第一保护膜281的厚度为3nm～10nm。

继续参考图7，在所述栅极结构两侧的第二鳍部202中形成第二凹槽，所述第二凹槽位于所述鳍部侧墙241之间，所述述第二凹槽侧壁暴露出所述鳍部侧墙241；在所述第二凹槽中形成第二掺杂层271。

所述第二凹槽用于容纳所述第二掺杂层271。

形成第二凹槽的步骤包括：以所述鳍部侧墙241、栅极结构和第一保护膜281为掩膜对所述第二鳍部202进行刻蚀，在所述第二鳍部202中形成第二凹槽。

对所述第二鳍部202进行刻蚀的工艺包括干法刻蚀和湿法刻蚀中的一种或两种组合。

形成第二凹槽之后，所述形成方法还包括：对所述鳍部侧墙241进行刻蚀，增加所述第二凹槽沿垂直于所述第二鳍部202侧壁方向的尺寸。

增加所述第二凹槽沿垂直于所述第二鳍部202侧壁方向的尺寸，能够增加后续形成的第二掺杂层271的尺寸，从而增加第二掺杂层271对所形成pmos晶体管沟道的产生应力，从而增加沟道载流子迁移速率。

对所述鳍部侧墙241进行刻蚀的工艺包括湿法刻蚀工艺。

对所述鳍部侧墙241进行刻蚀的刻蚀剂包括磷酸。

形成所述第二掺杂层271的步骤包括：在所述第二凹槽中形成第二外延层，并在所述外延生长过程中对所述第二外延层进行原位掺杂，在所述第二外延层中掺入第二掺杂离子，形成第二掺杂层271。

本实施例中，所述第二区b用于形成pmos晶体管，则所述第二外延层的材料为硅锗或硅，具体的，所述第二外延层的材料为硅锗。硅锗能够为所形成pmos晶体管沟道提供压应力，从而改善沟道载流子的迁移速率。

所述第二掺杂离子为硼离子或bf2⁺离子。在其他实施例中，所述第二区b用于形成nmos晶体管，所述第二掺杂离子为磷离子或砷离子。

需要说明的是，本实施例中，所述第二区b用于形成pmos晶体管，通过外延工艺形成的第二掺杂层271中的压应力较大，能够为所形成的pmos晶体管提供足够的应力。另外，本实施例中，在后续形成介质层之前，形成所述第二掺杂层271，能够防止形成第二掺杂层271的高温使栅极产生较大的变形，从而影响所形成晶体管的性能。在其他实施例中，可以在形成介质层之后，形成所述第二掺杂层。

请参考图8，在所述第一保护膜281和第二区b衬底上形成第二保护膜242。

所述第二保护膜242用于后续形成第二保护层，从而在后续固相外延退火过程中隔离非晶层与第二掺杂层271，进而防止非晶层再结晶，进而有利于后续去除第二区b非晶层。

本实施例中，所述第二保护膜242覆盖所述第二掺杂层271顶部和侧壁，以及所述第一保护膜281表面。

所述第一区a的第一保护膜281和第二保护膜242构成所述初始保护层。

所述第二保护膜242的材料为氮化硅或氮氧化硅。

形成所述第二保护膜242的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

如果所述第二保护膜242的厚度过小，不利于后续隔离非晶层与第二掺杂层271，容易导致第二区b的非晶层再结晶，从而不利于后续去除第二区b非晶层；如果所述第二保护膜242的厚度过大，容易增加工艺难度。具体的，所述第二保护膜242的厚度为3nm～7nm。

本实施例中，所述形成方法还包括：在所述第二保护膜242上形成缓冲层243。

所述缓冲层243用于增加后续形成的第二光刻胶与第二保护膜242之间的粘附性。

所述缓冲层243的材料为氧化硅。形成所述缓冲层243的材料为化学气相沉积工艺。

请参考图9，对所述第一区a初始保护层进行第二刻蚀，使所述第一区a初始保护层的厚度小于第二区b初始保护层的厚度，在所述第一区a形成第一保护层280，在第二区b形成第二保护层252。

所述第一保护层280用于后续刻蚀介质层210的过程中保护所述第一鳍部201，减少第一鳍部201的损耗；所述第二保护层252用于在后续固相外延退火过程中隔离非晶层与第二掺杂层271，从而防止第二区b非晶层再结晶，进而有利于后续去除第二区b非晶层。

对所述第一区a初始保护层进行第二刻蚀的步骤包括：在所述第二区b初始保护层上形成第二光刻胶；以所述第二光刻胶为掩膜对所述初始保护层进行第二刻蚀，去除部分厚度的第一区a初始保护层，使所述第一区a初始保护层厚度小于第二区b初始保护层厚度。

需要说明的是，本实施例中，所述第一保护层280与第二保护层252的材料相同。为了使后续去除所述第一保护层280之后，所述第二保护层252不被完全去除，所述第二保护层252的厚度大于所述第一保护层280的厚度。在其他实施例中，所述第一保护层与所述第二保护层的材料可以不相同，即所述第二保护膜与所述第一保护膜的材料不相同，第二保护膜与所述第一保护膜的厚度相同，则所述第一保护层与第二保护层的材料可以相同。则形成所述第一保护层和第二保护层的步骤包括：在所述第一区衬底上形成第一保护层；在所述第二区衬底和第一保护膜上形成第二保护膜；去除所述第一区的第二保护膜，在第二区形成第二保护层。

如果所述第一保护层280的厚度过小，不利于后续刻蚀介质层的过程中保护所述第一鳍部201；如果所述第一保护层280的厚度过大，容易增加后续去除所述第一保护层280的时间，从而容易增加第二保护层252的去除厚度较大，从而不利于防止后续第二保护层252上的非晶层220再结晶。具体的，所述第一保护层280的厚度为3nm～8nm。

本实施例中，所述第二刻蚀之前，还包括：去除所述第一区a的缓冲层243。

请参考图10，在所述衬底上形成介质层210。

所述介质层210用于实现所述第二掺杂层271以及后续形成的第一掺杂层221与外部电路的电隔离。

本实施例中，所述介质层210的材料为氧化硅或低k(k小于3.9)介质材料，所述低k介质材料为多孔材料。所述低k介质材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料或聚乙烯多孔材料。

形成所述介质层210的步骤包括：在所述衬底、第二掺杂层271和伪栅极结构上形成初始介质层；对初始介质层进行平坦化处理，暴露出所述伪栅极结构顶部表面，形成介质层210。

本实施例中，形成所述初始介质层的工艺包括流体化学气相沉积工艺。流体化学气相沉积工艺形成的初始介质层的填充性能好，能够充分填充第一鳍部201和第二鳍部202之间的间隙。在其他实施例中，形成所述初始介质层的工艺包括等离子体增强化学气相沉积工艺。

所述平坦化处理的工艺包括化学机械研磨工艺。

请参考图11，图11是图10沿切割线b2-b2’的剖面图基础上的后续步骤示意图，去除所述伪栅极结构，在所述介质层210中形成开口；在所述开口中的形成栅极结构。

去除所述伪栅极结构的工艺包括干法刻蚀工艺或湿法刻蚀工艺中的一种或两种组合。

所述栅极结构包括：位于所述开口底部表面的栅介质层234；位于所述栅介质层234上的栅极233。

本实施例中，所述栅介质层234横跨所述第一鳍部201和第二鳍部202；且覆盖所述第一鳍部201和第二鳍部202部分侧壁和顶部。

所述栅介质层234用于实现栅极233与衬底之间的电隔离。

所述栅介质层234的材料包括高k(k大于3.9)介质材料，例如：hfo2、la2o3、hfsion、hfalo2、zro2、al2o3或hfsio4。

所述栅极233的材料为金属，例如：al、cu、ag、au、ni、ti、w、wn或wsi。

请参考图12，图12是图11沿切割线b3-b3’的剖面图基础上的后续步骤示意图，在所述介质层210中形成接触孔290，所述接触孔290底部暴露出所述衬底。

所述接触孔290用于后续容纳插塞。

本实施例中，所述接触孔290自所述第一区a延伸至第二区b。在其他实施例中，所述接触孔可以分别位于所述第一区和第二区介质层中。

本实施例中，所述接触孔290在垂直于所述基底200表面的方向上贯穿所述介质层210，暴露出所述第二掺杂层271顶部和侧壁。所述接触孔290暴露出所述第二掺杂层271顶部和侧壁，能够使后续形成的金属化物位于所述第二掺杂层271顶部和侧壁，从而能够增加金属化物与第二掺杂层271之间的接触面积，降低金属化物与第二掺杂层271之间的接触电阻。

所述接触孔290底部暴露出所述隔离结构203，能够使介质层210暴露出的第一鳍部201表面面积较大，从而能够增加后续形成的第一掺杂层的尺寸，且能够增加第一掺杂层与金属化物之间的接触面积，从而能够降低第一掺杂层与金属化物的之间的接触电阻。

在其他实施例中，所述接触孔可以暴露出所述第二掺杂层顶部和第一鳍部顶部，且覆盖所述第二掺杂层侧壁。

形成所述接触孔290之后，还包括：去除所述接触孔290暴露出的缓冲层243(如图10所示)。

请参考图13，去除所述接触孔290暴露出的第一保护层280(如图12所示)。

去除所述第一保护层280能够使所述第一鳍部201暴露出来，从而使后续的非晶层220与所述第一鳍部201接触，从而能够使后续第一区a非晶层在固体外延退火过程中再结晶。

本实施例中，去除所述第一保护层280的步骤包括：对所述第一保护层280和第二保护层252进行第一刻蚀，直至暴露出所述第一区a衬底。

由于所述第二保护层252的厚度大于所述第一保护层280的厚度，所述第一刻蚀之后，所述第一保护层280被去除，所述第二掺杂层271表面仍具有第二保护层252。

后续在所述接触孔290底部暴露出的衬底中或衬底表面形成第一掺杂层，所述第一掺杂层中具有第一掺杂离子。

本实施例中，形成所述第一掺杂层的步骤如图14至图16所示。

请参考图14，在所述接触孔290底部形成非晶层220。

所述非晶层220用于后续形成第一掺杂层。

本实施例中，所述非晶层220位于所述第二保护层252表面、第一鳍部201侧壁和顶部表面。

本实施例中，所述非晶层220的材料为非晶硅。在其他实施例中，所述第一区用于形成pmos晶体管，所述非晶层的材料还可以为非晶硅锗。

所述形成方法还包括：在所述非晶层220中掺入第一掺杂离子。

形成所述非晶层220，并在非晶层220中掺入第一掺杂离子的步骤包括：在所述第一鳍部201表面沉积非晶层220，并在沉积非晶层220的过程中对非晶层220进行原位掺杂，在非晶层220中掺入所述第一掺杂离子。

在所述第一鳍部201表面沉积非晶层220的工艺包括低温外延工艺。在其他实施例中，所述第一鳍部表面沉积非晶层的工艺包括原子层沉积工艺。

在所述第一鳍部201表面沉积非晶层220的工艺参数包括：反应气体包括硅烷和二氯硅烷，反应温度为450℃～600℃，气体压强为0.1torr～1torr。

由于形成所述非晶层220的反应温度较低，在形成非晶层220的过程中，所述栅极233(如图11所示)和介质层210因热胀冷缩引起的形变较小。因此，即使金属与半导体材料的热胀冷缩系数相差较大，栅极233和衬底的形变差值仍然较小，从而能够减小因栅极233与衬底因变形不匹配产生的应力，从而能够减小所述应力对栅极233与衬底产生的破损。因此，所述形成方法能够改善所形成的半导体结构的性能。

需要说明的是，本实施例中，所述非晶层220位于所述第一鳍部201表面。所述非晶层220位于所述第一鳍部201表面能够增加非晶层220与第一鳍部201的接触面积，从而能够使后续固相外延退火过程中所述非晶层220容易充分再结晶。在其他实施例中，形成所述非晶层之前，还包括：在所述接触孔暴露出的第一区衬底中形成第一凹槽，所述非晶层位于所述第一凹槽中。

在其他实施例中，形成所述非晶层的步骤包括：对所述接触孔底部暴露出的衬底进行非晶化离子注入。

所述非晶化离子注入注入的离子包括：锗离子、硅离子或碳离子中的一种或多种组合。

请参考图15，对所述非晶层220进行固相外延退火，使所述第一区a衬底表面的非晶层220再结晶，形成第一掺杂层221。

固相外延退火是使非晶层220在低于非晶层220的熔点或共晶点温度下再结晶的过程，因此，固相外延退火的退火温度较低。由于形成非晶层220和固相外延退火的温度较低，能够减小形成第一掺杂层221过程中由于热胀冷缩引起的半导体结构的形变，从而能够改善半导体结构性能。

固相外延退火的温度较低，只有晶体表面的非晶层220才会再结晶形成晶体。即本实施例中，所述第一鳍部201表面的非晶层220在固相外延退火过程中再结晶，形成第一掺杂层221。所述第二区b的非晶层220仍为非晶体。

所述固相外延退火的工艺为炉管热退火或激光退火。

具体的，当所述固相外延退火的工艺为炉管热退火时，炉管热退火的工艺参数包括：退火温度为550℃～700℃，退火时间为27min～33min。

当所述固相外延退火的工艺为激光退火时，激光退火的工艺参数包括：退火温度为900℃～1100℃。

取上述退火温度的意义在于：如果所述固相外延退火的温度过低，不利于使第一鳍部201表面的非晶层220再结晶；如果所述固相外延退火的温度过高，容易使所述第二区b的非晶层220也发生再结晶，从而容易增加后续去除所述第二区b的非晶层220的工艺难度。

取上述退火时间的意义在于：如果退火时间过短，不利于使第一鳍部201表面的非晶层220充分再结晶；如果退火时间过长，容易产生材料浪费。

如果所述非晶层220的厚度过大，不利于在后续的固相外延退火过程中充分再结晶，从而容易导致第一区a未非晶化的非晶层220材料影响第一掺杂层的导电性；如果所述非晶层220的厚度过小，容易降低非晶层220中第一掺杂离子的含量，从而影响所形成晶体管的性能。具体的，本实施例中，所述非晶层220的厚度为3nm～10nm。

如果非晶层220中第一掺杂离子的浓度过低，容易增加后续形成的第一掺杂层与第一鳍部201之间耗尽层的宽度，从而容易影响所形成nmos晶体管的性能；如果非晶层220中第一掺杂离子的浓度过高，容易使所形成nmos晶体管发生源漏穿通。具体的，本实施例中，所述非晶层220中第一掺杂离子的浓度为1e21atoms/cm³～5e21atoms/cm³。

请参考图16，去除所述第二保护层252表面的非晶层220(如图15所示)。

由于所述第二区b非晶层220位于所述第二保护层252表面，所述第二保护层252的材料为非晶材料，在所述固相外延退火过程中所述第二区b非晶层220不发生再结晶。所述第一区a非晶层220位于所述第一鳍部201表面，所述第一区a非晶层220再结晶，形成晶体。

去除所述第二保护层252表面的非晶层220的工艺包括湿法刻蚀工艺。

去除所述第二保护层252表面的非晶层220的工艺参数包括：刻蚀液包括：nh4oh溶液。在其他实施例中，去除所述非晶层的刻蚀液包括四甲基氢氧化铵。

需要说明的是，通过调节刻蚀液中nh4oh的浓度，以及刻蚀液的温度可以使去除非晶硅的过程中非晶层220的刻蚀速率远大于第一掺杂层221的刻蚀速率，从而能够使去除非晶层220的过程中对第一掺杂层221的损耗较小。具体的，本实施例中，nh4oh与水的体积比为：1～20；刻蚀温度为25℃～80℃。

继续参考图16，去除所述第二区b非晶层220之后，去除所述第二保护层252(如图15所示)和鳍部侧墙241(如图15所示)。

去除所述第二保护层252和鳍部侧墙241用于使所述第二掺杂层271暴露出来，从而使后续的金属层能够与所述第二掺杂层271接触并发生反应，进而能够在第二掺杂层271表面形成金属化物。

去除所述第二保护层252和鳍部侧墙241的工艺包括湿法刻蚀工艺。

去除所述第二保护层252和鳍部侧墙241的刻蚀剂包括磷酸。

请参考图17，在所述第一掺杂层221和第二掺杂层271表面形成金属化物(图中未示出)；形成金属化物之后，在所述接触孔290中形成插塞291。

所述金属化物用于降低插塞291与第一掺杂层221和第二掺杂层271之间的接触电阻；所述插塞291用于实现第一掺杂层221和第二掺杂层271与外部电路的电连接。

本实施例中，形成所述金属化物的步骤包括：在所述第一掺杂层221和第二掺杂层271表面形成金属层；对所述金属层进行金属化退火处理，使所述金属层与第一掺杂层221和第二掺杂层271反应形成金属化物。

所述金属层的材料为ni、co或pt。

形成金属层的工艺包括电镀工艺。

需要说明的是，本实施例中形成所述第二掺杂层272之后，形成介质层210。在其他实施例中，可以形成所述介质层之后，形成所述第二掺杂层。则所述非晶层还位于所述接触孔暴露出的第二鳍部表面；形成所述第二掺杂层的步骤与形成第一掺杂层的步骤相同。

本实施例中，通过后栅工艺在所述第二区b形成所述半导体结构。在其他实施例中，还可以通过前栅工艺形成所述半导体结构。所述形成方法可以不形成伪栅极，形成所述介质层之前，形成栅极结构。所述栅极结构包括：位于所述第二区衬底上的栅极。所述栅极的材料金属。

所述栅极为金属能够增加栅极对沟道中载流子的控制能力，降低短沟道效应，并能够提高半导体结构的集成度。另外，形成第一掺杂层的温度较低，则金属栅极与介质层因热胀冷缩系数不匹配产生的应力较小。因此，可以在形成介质层之前，形成金属栅极。因此，在保证金属栅极与半导体材料因热胀冷缩系数不匹配对半导体结构性能影响较小的情况下，可以不形成伪栅极，从而能够简化工艺流程。

继续参考图17，本发明实施例还提供一种半导体结构。

所述半导体结构由上一实施例的半导体结构的形成方法形成。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。