本发明涉及半导体制造技术领域，特别涉及一种半导体器件的互连线结构及半导体器件的互连线制造方法。
背景技术：
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130nm以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低，可以降低互连线的电阻电容(rc)延迟，改善电迁移，提高半导体器件的稳定性。
一般形成互连线是利用镶嵌工艺来进行，互连线会被填充在介质层的凹槽内。现有技术中，所形成的互连线侧处往往存在一定的空洞，从而降低了整个半导体器件的可靠性。
技术实现要素：
本发明的目的在于提供一种半导体器件的互连线结构及半导体器件的互连线制造方法，以解决现有技术中所形成的互连线侧处存在一定空洞的问题。
为了解决上述技术问题，本发明提供一种半导体器件的互连线制造方法，所述半导体器件的互连线制造方法包括：
提供一衬底，所述衬底上形成有一介质层；
形成一图案化刻蚀阻挡层在所述介质层上，所述图案化刻蚀阻挡层具有一开口，所述开口暴露出部分所述介质层；
利用一刻蚀剂刻蚀位于所述开口中的所述介质层，以形成一凹槽在所述介质层中，其中，在刻蚀形成所述凹槽的过程中同时生成一钝化薄膜并附着在所述介质层位于所述凹槽内的侧壁上，利用所述钝化薄膜的分隔使所述刻蚀剂不侧蚀所述介质层位于所述凹槽侧壁的部分；及
填充一金属互连线于所述凹槽中。
可选的，在所述的半导体器件的互连线制造方法中，所述钝化薄膜的组成不完全相同于所述介质层的组成，所述钝化薄膜和所述介质层的组成元素皆包含硅基。
可选的，在所述的半导体器件的互连线制造方法中，所述刻蚀剂的材料包含四氟甲烷和三氟甲烷。
可选的，在所述的半导体器件的互连线制造方法中，所述四氟甲烷和所述三氟甲烷的比例介于45:120至100:65之间。
可选的，在所述的半导体器件的互连线制造方法中，所述四氟甲烷和所述介质层中暴露在所述开口中的部分反应，以消耗所述介质层；所述三氟甲烷和所述介质层中暴露在所述开口中的部分反应，以形成所述钝化薄膜附着在所述介质层位于所述凹槽内的侧壁上。
可选的，在所述的半导体器件的互连线制造方法中，在填充所述金属互连线之前，所述半导体器件的互连线制造方法还包括：
去除所述图案化刻蚀阻挡层和所述钝化薄膜。
可选的，在所述的半导体器件的互连线制造方法中，在去除所述钝化薄膜的步骤后，所形成的所述凹槽的侧壁和底壁之间的空隙夹角大于等于90°。
可选的，在所述的半导体器件的互连线制造方法中，在去除所述钝化薄膜的步骤后，所述凹槽的宽度介于80nm～125nm，所述凹槽的深度介于200nm～300nm。
可选的，在所述的半导体器件的互连线制造方法中，所述金属互连线沿着所述凹槽的边界填充所述凹槽，以使所述金属互连线的侧壁与所述凹槽的侧壁贴合。
可选的，在所述的半导体器件的互连线制造方法中，所述金属互连线的材料包含铜，填充所述金属互连线于所述凹槽中的步骤包括：
覆盖一铜籽晶层在所述介质层上，所述铜籽晶层还覆盖所述凹槽的底壁和侧壁；
覆盖一铜电镀层在所述铜籽晶层上，所述铜电镀层还填充所述凹槽；及
研磨所述铜电镀层和所述铜籽晶层至暴露出所述介质层，以形成所述金属互连线。
可选的，在所述的半导体器件的互连线制造方法中，附着在所述凹槽的侧壁上的所述钝化薄膜构成一接触窗口，在刻蚀所述介质层的步骤后，所形成的所述接触窗口的侧壁和底壁之间的空隙夹角大于等于90°。
可选的，在所述的半导体器件的互连线制造方法中，所述金属互连线沿着所述接触窗口的边界填充所述接触窗口，以使所述金属互连线的侧壁与所述接触窗口的侧壁贴合。
可选的，在所述的半导体器件的互连线制造方法中，在填充所述金属互连线之前，所述半导体器件的互连线制造方法还包括：
去除所述图案化刻蚀阻挡层。
可选的，在所述的半导体器件的互连线制造方法中，所述金属互连线的材料包含铜，填充所述金属互连线于所述接触窗口中的步骤包括：
覆盖一铜籽晶层在所述介质层上，所述铜籽晶层还覆盖所述接触窗口的底壁和侧壁；
覆盖一铜电镀层在所述铜籽晶层上，所述铜电镀层还填充所述接触窗口；及
研磨所述铜电镀层和所述铜籽晶层至暴露出所述介质层，以形成所述金属互连线。
可选的，在所述的半导体器件的互连线制造方法中，所述衬底中形成有一金属插塞，所述凹槽贯穿所述介质层并暴露出所述金属插塞。
可选的，在所述的半导体器件的互连线制造方法中，所述图案化刻蚀阻挡层包括覆盖所述介质层的一图案化硬掩膜层及覆盖所述图案化硬掩膜层的一图案化光阻层。
可选的，在所述的半导体器件的互连线制造方法中，所述钝化薄膜由所述刻蚀剂和所述介质层在发生刻蚀反应过程中所生成的副产物构成。
本发明还提供一种半导体器件的互连线结构，包括：
一衬底；
一介质层，位于所述衬底上，所述介质层具有一凹槽，所述凹槽的侧壁和底壁之间的空隙夹角大于等于90°；及
一金属互连线，填充在所述凹槽中，所述金属互连线无空隙方式填满所述空隙夹角。
可选的，在所述的半导体器件的互连线结构中，所述金属互连线沿着所述凹槽的边界填满所述凹槽，所述金属互连线的侧壁与所述凹槽的侧壁贴合。
可选的，在所述的半导体器件的互连线结构中，所述凹槽中更形成一接触窗口，由附着在所述凹槽的侧壁上的一钝化薄膜构成，所述金属互连线沿着所述接触窗口的边界填满所述接触窗口，所述金属互连线的侧壁与所述接触窗口的侧壁贴合。
可选的，在所述的半导体器件的互连线结构中，所述金属互连线的材料包含铜，所述介质层的材料包含二氧化硅。
可选的，在所述的半导体器件的互连线结构中，所述衬底中形成有一金属插塞，所述金属互连线经由所述凹槽连接所述金属插塞。
可选的，在所述的半导体器件的互连线结构中，所述金属互连线包括铜籽晶层和覆盖所述铜籽晶层的铜电镀层，所述铜籽晶层在所述凹槽中的图案为连续，并且所述铜籽晶层在所述凹槽的侧壁向底部的弯折角小于等于90°。
在本发明提供的半导体器件的互连线结构及半导体器件的互连线制造方法中，利用一刻蚀剂刻蚀位于开口中的介质层，以形成一凹槽在介质层中，其中，在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上，利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分，由此，能够易于金属互连线填充在凹槽中，从而便可使得金属互连线能够很好的填充在凹槽中，避免了所形成的金属互连线侧处存在一定空洞的问题，提高了所形成的金属互连线及半导体器件的可靠性。
附图说明
图1是一种半导体器件的互连线制造方法中所提供的衬底的剖面示意图。
图2是对图1所示的结构执行图案化刻蚀工艺后的剖面示意图。
图3是在图2所示的结构上去除图案化刻蚀阻挡层后的剖面示意图。
图4是在图3所述的结构上形成金属互连线后的结构示意图。
图5是本发明实施例一的半导体器件的互连线制造方法中所提供的衬底的剖面示意图。
图6是对图5所示的结构执行图案化刻蚀工艺后的剖面示意图。
图7是在图6所示的结构上去除图案化刻蚀阻挡层和钝化薄膜后的剖面示意图。
图8是在图7所示的结构上形成金属互连线后的结构示意图。
图9是在图7所示的结构上形成铜籽晶层和铜电镀层后的结构示意图。
图10是本发明实施例一中四氟甲烷的流量和凹槽顶部宽度及凹槽底部宽度之间的关系示意图。
图11是本发明实施例一中三氟甲烷的流量和凹槽顶部宽度及凹槽底部宽度之间的关系示意图。
图12是本发明实施例二的半导体器件的互连线制造方法中所提供的衬底的剖面示意图。
图13是对图12所示的结构执行图案化刻蚀工艺后的剖面示意图。
图14是在图13所示的结构上去除图案化刻蚀阻挡层后的剖面示意图。
图15是在图14所示的结构上形成金属互连线后的结构示意图。
图16是在图14所示的结构上形成铜籽晶层和铜电镀层后的结构示意图。
其中，
100-衬底；110-介质层；
120-图案化刻蚀阻挡层；121-开口；
130-凹槽；140-金属互连线；
150-空洞；200-衬底；
201-金属插塞；210-介质层；
220-图案化刻蚀阻挡层；220a-图案化硬掩膜层；
220b-图案化光阻层；221-开口；
230-凹槽；231-钝化薄膜；
240-金属互连线；241-铜籽晶层；
242-铜电镀层；300-衬底；
301-金属插塞；310-介质层；
320-图案化刻蚀阻挡层；320a-图案化硬掩膜层；
320b-图案化光阻层；321-开口；
330-凹槽；331-钝化薄膜；
332-接触窗口；340-金属互连线；
341-铜籽晶层；342-铜电镀层。
具体实施方式
在一种半导体器件的互连线制造方法中，所形成的金属互连线会于其侧处产生空洞，从而降低了整个半导体器件的可靠性。具体的，请参考图1至图3，其中，图1是一种半导体器件的互连线制造方法中所提供的衬底的剖面示意图；图2是对图1所示的结构执行图案化刻蚀工艺后的剖面示意图；图3是在图2所述的结构上形成金属互连线后的结构示意图。
首先，请参考图1，提供一衬底100，所述衬底100上形成有一介质层110。
继续参考图1，形成一图案化刻蚀阻挡层120在所述介质层110上，所述图案化刻蚀阻挡层具有一开口121，所述开口121暴露出部分所述介质层110。
接着，请参考图2，图案化刻蚀所述介质层110，去除所述介质层110位于所述开口121中的部分，以在所述介质层110中形成一凹槽130。在此，所选用的刻蚀剂为四氟甲烷(cf4)，由此，所形成的所述凹槽130的侧壁和底壁之间的夹角小于90°，即所形成的所述凹槽130靠近所述衬底100部分的截面宽度大而远离所述衬底100部分的截面宽度小。
接着，如图3所示，去除所述图案化刻蚀阻挡层120。
如图4所示，接着，填充一金属互连线140于所述凹槽130中。请继续参考图4，由此所形成的所述金属互连线140侧处具有一空洞150，从而将导致整个半导体器件的可靠性降低。
发明人研究发现，导致所形成的所述金属互连线140侧处具有一空洞150的原因在于：四氟甲烷(cf4)属于腐蚀性气体(aggressivegas)，对刻蚀而言具有高度的化学反应，对侧壁的蚀刻反应较快，且产生的副产物较少，容易产生离子增强化学刻蚀(ion-enhancechemicaletching)，而造成结构变形。在此，即表现为所形成的所述凹槽130的侧壁和底壁之间的夹角小于90°，从而不利于金属互连线140填充于所述凹槽130中，引起所形成的所述金属互连线140侧处具有一空洞150，导致整个半导体器件的可靠性降低。
在此基础上，本发明提供了一种半导体器件的互连线制造方法，所述半导体器件的互连线制造方法包括：
提供一衬底，所述衬底上形成有一介质层；
形成一图案化刻蚀阻挡层在所述介质层上，所述图案化刻蚀阻挡层具有一开口，所述开口暴露出部分所述介质层；
利用一刻蚀剂刻蚀位于所述开口中的所述介质层，以形成一凹槽在所述介质层中，其中，在刻蚀形成所述凹槽的过程中同时生成一钝化薄膜并附着在所述介质层位于所述凹槽内的侧壁上，利用所述钝化薄膜的分隔使所述刻蚀剂不侧蚀所述介质层位于所述凹槽侧壁的部分；及
填充一金属互连线于所述凹槽中。
在本发明提供的半导体器件的互连线制造方法中，利用一刻蚀剂刻蚀位于开口中的介质层，以形成一凹槽在介质层中，其中，在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上，利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分，由此，能够易于金属互连线填充在凹槽中，从而便可使得金属互连线能够很好的填充在凹槽中，避免了所形成的金属互连线侧处存在一定空洞的问题，提高了所形成的金属互连线及半导体器件的可靠性。
接下去，将结合附图对本发明提出的半导体器件的互连线结构及半导体器件的互连线制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
具体的，请参考图5至图9，其中，图5是本发明实施例一的半导体器件的互连线制造方法中所提供的衬底的剖面示意图；图6是对图5所示的结构执行图案化刻蚀工艺后的剖面示意图；图7是在图6所示的结构上去除图案化刻蚀阻挡层和钝化薄膜后的剖面示意图；图8是在图7所示的结构上形成金属互连线后的结构示意图；图9是在图7所示的结构上形成铜籽晶层和铜电镀层后的结构示意图。
首先，如图5所示，提供一衬底200，所述衬底200上形成有一介质层210。在本申请实施例中，所述衬底200可以是硅衬底、锗硅衬底等半导体衬底。所述衬底200中形成有一金属插塞201。所述金属插塞201的材料优选为钨金属，所述金属插塞201的材料也可以为铝金属或者铜金属等。其中，所述介质层210的材料可以为氧化硅、氮化硅或者氮氧化硅等。在本申请实施例中，所述介质层210的材料包含二氧化硅。
请继续参考图5，形成一图案化刻蚀阻挡层220在所述介质层210上，所述图案化刻蚀阻挡层220具有一开口221，所述开口221暴露出部分所述介质层210。在本申请实施例中，一个所述开口221对准一个所述金属插塞201，具体为，一个所述开口221在所述衬底200上的投影覆盖一个所述金属插塞201。
在本申请实施例中，所述图案化刻蚀阻挡层220为多层叠层结构，其具体包括覆盖所述介质层210的一图案化硬掩膜层220a及覆盖所述图案化硬掩膜层220a的一图案化光阻层220b。进一步的，所述图案化硬掩膜层220a还可以是单层结构或者多层结构。其中，所述图案化硬掩膜层220a具有一第一开口(图中未示出)，所述图案化光阻层220b具有迭合于所述第一开口上的一第二开口(图中未示出)，所述开口221包括所述第一开口及迭合于所述第一开口上的第二开口。在此，通过所述图案化硬掩膜层220a和所述图案化光阻层220b的多层叠层结构，可以提高所述图案化刻蚀阻挡层220的质量，即在通过光刻工艺形成所述图案化刻蚀阻挡层220时，使得所述图案化刻蚀阻挡层220具有更好的侧壁形貌。
接着，如图6所示，利用一刻蚀剂刻蚀位于所述开口221中的所述介质层210，以形成一凹槽230在所述介质层210中，其中，在刻蚀形成所述凹槽230的过程中同时生成一钝化薄膜231并附着在所述介质层210位于所述凹槽230内的侧壁上，利用所述钝化薄膜231的分隔使所述刻蚀剂不侧蚀所述介质层210位于所述凹槽230侧壁的部分。在本申请实施例中，所述凹槽230贯穿所述介质层210并暴露出所述金属插塞201。
其中，所述钝化薄膜231的组成不完全相同于所述介质层210的组成，所述钝化薄膜231和所述介质层210的组成元素皆包含硅基。在本申请实施例中，所述钝化薄膜231的材料包含四氟化硅(sif4)，所述介质层210的材料包含二氧化硅(sio2)。
在本申请实施例中，所述刻蚀剂的材料包含四氟甲烷和三氟甲烷。在此所述四氟甲烷和所述三氟甲烷作为反应气体，所述刻蚀剂的材料还可以包含作为载气的氮气等。在此，所述四氟甲烷作为腐蚀性气体，所述四氟甲烷和所述介质层210中暴露在所述开口221中的部分反应，以消耗所述介质层210。而所述三氟甲烷作为钝化气体(passivationgas)，所述三氟甲烷和所述介质层210中暴露在所述开口221中的部分反应，以形成所述钝化薄膜231附着在所述介质层210中位于所述凹槽230的侧壁上。通过所述四氟甲烷和所述三氟甲烷的配合，在图案化刻蚀所述介质层210过程中，形成离子增强抑制刻蚀(ion-enhanceinhibitetching)，在反应过程中制造较多的副产物，对所述介质层210的侧壁进行钝化，来修正蚀刻结构。在此，表现为在所述凹槽230的侧壁上附着所述钝化薄膜231，利用所述钝化薄膜231的分隔使所述刻蚀剂不侧蚀所述介质层210位于所述凹槽230侧壁的部分。
其中，所述四氟甲烷及所述三氟甲烷与所述介质层210的反应过程主要如下：
cf4反应过程：
cf4→cf3+f
f+sio2→sif4+o
cf3+sio2→sif4+co2+co
chf3反应过程：
chf3→cf3*+hf
cf3+sio2→sif4+co2+co
所述钝化薄膜231由所述刻蚀剂和所述介质层210在发生刻蚀反应过程中所生成的副产物构成。所述四氟甲烷对于所述介质层210的消耗明显，而副产物的产生较慢，从而主要表现为对于所述介质层210的消耗；所述三氟甲烷对于所述介质层210的消耗较慢，而副产物的产生较快，从而主要表现为形成钝化薄膜231附着在所述介质层210位于所述凹槽230的侧壁上。
优选的，所述四氟甲烷和所述三氟甲烷的比例介于45:120至100:65之间。例如，在图案化刻蚀所述介质层210选用的反应气体中，所述四氟甲烷的流量为45sccm，同时，所述三氟甲烷的流量为120sccm；又如，所述四氟甲烷的流量为70sccm，同时，所述三氟甲烷的流量为95sccm；所述四氟甲烷的流量为91.6sccm，同时，所述三氟甲烷的流量为73.4sccm；所述四氟甲烷的流量为100sccm，同时，所述三氟甲烷的流量为65sccm。
接着，请参考图7，去除所述图案化刻蚀阻挡层220和所述钝化薄膜231。在本申请实施例中，可以通过剥离工艺同时去除所述图案化刻蚀阻挡层220和所述钝化薄膜231。
在去除所述钝化薄膜231后，所形成的(暴露出的)所述凹槽230的侧壁和底壁之间的空隙夹角大于等于90°。进一步的，在去除所述钝化薄膜231的后，(所暴露出的)所述凹槽230的宽度介于80nm～125nm，(所暴露出的)所述凹槽230的深度介于200nm～300nm。在此，也即所述介质层210的厚度为200nm～300nm。
在本申请实施例中，发明人分别选用了上述组合的反应气体，得到的凹槽230的尺寸如下表1所示：
表1
由上表可见，在本申请实施例中，通过所述四氟甲烷和所述三氟甲烷的搭配，能够得到较佳的凹槽230形貌。
进一步的，请参考图10和图11，其中，图10是本发明实施例一中四氟甲烷的流量和凹槽顶部宽度及凹槽底部宽度之间的关系示意图；图11是本发明实施例一中三氟甲烷的流量和凹槽顶部宽度及凹槽底部宽度之间的关系示意图。如图10和图11所示，发明人研究发现，四氟甲烷的流量和凹槽230顶部宽度的关系基本满足如下线性拟合关系s1：y1＝0.2268x1+99.791且判定系数r12＝0.9964，其中，y1表示凹槽230顶部宽度，x1表示四氟甲烷的流量；四氟甲烷的流量和凹槽230底部宽度的关系基本满足如下线性拟合关系s2：y2＝0.1247x1+76.122且判定系数r22＝0.9389，其中，y2表示凹槽230底部宽度，x1表示四氟甲烷的流量；三氟甲烷的流量和凹槽230顶部宽度的关系基本满足如下线性拟合关系s3：y3＝-0.2268x2+137.21且判定系数r32＝0.9964，其中，y3表示凹槽230顶部宽度，x2表示三氟甲烷的流量；三氟甲烷的流量和凹槽230底部宽度的关系基本满足如下线性拟合关系s4：y4＝-0.1247x2+96.706且判定系数r42＝0.9389，其中，y4表示凹槽230底部宽度，x2表示三氟甲烷的流量。
因此，在本申请实施例中，所述四氟甲烷和所述三氟甲烷的比例优选介于45:120至100:65之间，由此，能够形成最佳的刻蚀模型，即避免反应气体中所述四氟甲烷过多从而导致副产物在凹槽230侧壁上的附着不明显，又避免反应气体中所述三氟甲烷过多从而导致刻蚀停止等现象。
接着，请参考图8，在本申请实施例中，接着填充一金属互连线240于所述凹槽230中。在此，所述金属互连线240沿着所述凹槽230的边界填充所述凹槽230，以使所述金属互连线240的侧壁与所述凹槽230的侧壁贴合。即，所述金属互连线240和所述凹槽230之间没有空隙。可见，通过上述工艺避免了所形成的金属互连线240侧处存在一定空洞的问题，提高了所形成的半导体器件的可靠性。在本申请实施例中，一个所述金属互连线240在所述凹槽230中与一个所述金属插塞201电连接。
在本申请实施例中，所述金属互连线240的材料包含铜，结合参考图8和图9，其具体可通过如下工艺形成：
首先，覆盖一铜籽晶层241在所述介质层210上，所述铜籽晶层241还覆盖所述凹槽230的底壁和侧壁。在此，所述铜籽晶层241可通过化学气相沉积(cvd)、物理气相沉积(pvd)或者原子层沉积(ald)等工艺形成。
接着，覆盖一铜电镀层242在所述铜籽晶层241上，所述铜电镀层242还填充所述凹槽230。其中，所述铜电镀层242具体可通过电镀工艺形成。
在本申请实施例中，接着，研磨所述铜电镀层242和所述铜籽晶层241至暴露出所述介质层210，以在所述凹槽230中形成所述金属互连线240。
相应的，本实施例还提供一种半导体器件，请继续参考图8，所述半导体器件包括：
一衬底200；
一介质层210，位于所述衬底200上，所述介质层210具有一凹槽230，所述凹槽230的侧壁和底壁之间的空隙夹角大于等于90°；及
一金属互连线240，填充在所述凹槽230中，所述金属互连线240无空隙方式填满所述空隙夹角。
进一步的，所述金属互连线240沿着所述凹槽230的边界填满所述凹槽230，所述金属互连线240的侧壁与所述凹槽230的侧壁贴合。
在本申请实施例中，所述金属互连线240的材料包含铜，所述介质层210的材料包含二氧化硅。所述金属互连线240包括铜籽晶层241和覆盖所述铜籽晶层241的铜电镀层242，所述铜籽晶层241在所述凹槽230中的图案为连续，并且所述铜籽晶层241在所述凹槽230的侧壁向底部的弯折角小于等于90°。所述衬底200中形成有一金属插塞201，所述金属互连线240经由所述凹槽230连接所述金属插塞201。
综上可见，在本发明实施例提供的半导体器件的互连线结构及半导体器件的互连线制造方法中，利用一刻蚀剂刻蚀位于开口中的介质层，以形成一凹槽在介质层中，其中，在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上，利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分，由此，能够易于金属互连线填充在凹槽中，从而便可使得金属互连线能够很好的填充在凹槽中，避免了所形成的金属互连线侧处存在一定空洞的问题，提高了所形成的金属互连线及半导体器件的可靠性。
【实施例二】
具体的，请参考图12至图16，其中，图12是本发明实施例二的半导体器件的互连线制造方法中所提供的衬底的剖面示意图；图13是对图12所示的结构执行图案化刻蚀工艺后的剖面示意图；图14是在图13所示的结构上去除图案化刻蚀阻挡层后的剖面示意图；图15是在图14所示的结构上形成金属互连线后的结构示意图；图16是在图14所示的结构上形成铜籽晶层和铜电镀层后的结构示意图。
首先，如图12所示，提供一衬底300，所述衬底300上形成有一介质层310。在本申请实施例中，所述衬底300可以是硅衬底、锗硅衬底等半导体衬底。所述衬底300中形成有一金属插塞301。所述金属插塞301的材料优选为钨金属，所述金属插塞301的材料也可以为铝金属或者铜金属等。其中，所述介质层310的材料可以为氧化硅、氮化硅或者氮氧化硅等。在本申请实施例中，所述介质层310的材料包含二氧化硅。
请继续参考图12，形成一图案化刻蚀阻挡层320在所述介质层310上，所述图案化刻蚀阻挡层320具有一开口321，所述开口321暴露出部分所述介质层310。在本申请实施例中，一个所述开口321对准一个所述金属插塞301，具体为，一个所述开口321在所述衬底300上的投影覆盖一个所述金属插塞301。
在本申请实施例中，所述图案化刻蚀阻挡层320为多层叠层结构，其具体包括覆盖所述介质层310的一图案化硬掩膜层320a及覆盖所述图案化硬掩膜层320a的一图案化光阻层320b。进一步的，所述图案化硬掩膜层320a还可以是单层结构或者多层结构。其中，所述图案化硬掩膜层320a具有一第一开口(图中未示出)，所述图案化光阻层320b具有迭合于所述第一开口上的一第二开口(图中未示出)，所述开口321包括所述第一开口及迭合于所述第一开口上的第二开口。在此，通过所述图案化硬掩膜层320a和所述图案化光阻层320b的多层叠层结构，可以提高所述图案化刻蚀阻挡层320的质量，即在通过光刻工艺形成所述图案化刻蚀阻挡层320时，使得所述图案化刻蚀阻挡层320具有更好的侧壁形貌。
接着，如图13所示，利用一刻蚀剂刻蚀位于所述开口321中的所述介质层310，以形成一凹槽330在所述介质层310中，其中，在刻蚀形成所述凹槽330的过程中同时生成一钝化薄膜331并附着在所述介质层310位于所述凹槽330内的侧壁上，附着在所述凹槽330的侧壁上的所述钝化薄膜331构成一接触窗口332，利用所述钝化薄膜331的分隔使所述刻蚀剂不侧蚀所述介质层310位于所述凹槽330侧壁的部分。在本申请实施例中，所述接触窗口332贯穿所述介质层310并暴露出所述金属插塞301。所形成的所述接触窗口332的侧壁和底壁之间的空隙夹角大于等于90°。
其中，所述钝化薄膜331的组成不完全相同于所述介质层310的组成，所述钝化薄膜331和所述介质层310的组成元素皆包含硅基。在本申请实施例中，所述钝化薄膜331的材料包含四氟化硅(sif4)，所述介质层310的材料包含二氧化硅(sio2)。
在本申请实施例中，所述刻蚀剂的材料包含四氟甲烷和三氟甲烷。在此所述四氟甲烷和所述三氟甲烷作为反应气体，所述刻蚀剂的材料还可以包含作为载气的氮气等。在此，所述四氟甲烷作为腐蚀性气体，所述四氟甲烷和所述介质层310中暴露在所述开口321中的部分反应，以消耗所述介质层310。而所述三氟甲烷作为钝化气体(passivationgas)，所述三氟甲烷和所述介质层310中暴露在所述开口321中的部分反应，以形成所述钝化薄膜331附着在所述介质层310中位于所述凹槽330的侧壁上。通过所述四氟甲烷和所述三氟甲烷的配合，在图案化刻蚀所述介质层310过程中，形成离子增强抑制刻蚀(ion-enhanceinhibitetching)，在反应过程中制造较多的副产物，对所述介质层310的侧壁进行钝化，来修正蚀刻结构。在此，表现为在所述凹槽330的侧壁上附着所述钝化薄膜331，附着在所述凹槽330的侧壁上的所述钝化薄膜331构成一接触窗口332，所形成的所述接触窗口332的侧壁和底壁之间的空隙夹角大于等于90°。在此，利用所述钝化薄膜331的分隔使所述刻蚀剂不侧蚀所述介质层310位于所述凹槽330侧壁的部分。进一步的，所述凹槽330的侧壁和底壁之间的空隙夹角大于等于90°。
进一步的，所述接触窗口332的宽度介于80nm～125nm，所述接触窗口332的深度介于200nm～300nm。在此，也即所述介质层310的厚度为200nm～300nm。
其中，所述四氟甲烷及所述三氟甲烷与所述介质层310的反应过程主要如下：
cf4反应过程：
cf4→cf3+f
f+sio2→sif4+o
cf3+sio2→sif4+co2+co
chf3反应过程：
chf3→cf3*+hf
cf3+sio2→sif4+co2+co
所述钝化薄膜331由所述刻蚀剂和所述介质层310在发生刻蚀反应过程中所生成的副产物构成。所述四氟甲烷对于所述介质层310的消耗明显，而副产物的产生较慢，从而主要表现为对于所述介质层310的消耗；所述三氟甲烷对于所述介质层310的消耗较慢，而副产物的产生较快，从而主要表现为形成钝化薄膜331附着在所述介质层310位于所述凹槽330的侧壁上。
优选的，所述四氟甲烷和所述三氟甲烷的比例介于45:120至100:65之间。例如，在图案化刻蚀所述介质层310选用的反应气体中，所述四氟甲烷的流量为45sccm，同时，所述三氟甲烷的流量为120sccm；又如，所述四氟甲烷的流量为70sccm，同时，所述三氟甲烷的流量为95sccm；所述四氟甲烷的流量为91.6sccm，同时，所述三氟甲烷的流量为73.4sccm；所述四氟甲烷的流量为100sccm，同时，所述三氟甲烷的流量为65sccm。
接着，请参考图14，去除所述图案化刻蚀阻挡层320，在本申请实施例中，可以通过剥离工艺去除所述图案化刻蚀阻挡层320。
接着，请参考图15，在本申请实施例中，接着填充一金属互连线340于所述接触窗口332中。在此，所述金属互连线340沿着所述接触窗口332的边界填充所述接触窗口332，以使所述金属互连线340的侧壁与所述接触窗口332的侧壁贴合。即，所述金属互连线340和所述接触窗口332之间没有空隙。可见，通过上述工艺避免了所形成的金属互连线340侧处存在一定空洞的问题，提高了所形成的半导体器件的可靠性。在本申请实施例中，一个所述金属互连线340在所述接触窗口332中与一个所述金属插塞301电连接。
在本申请实施例中，所述金属互连线340的材料包含铜，结合参考图15和图16，其具体可通过如下工艺形成：
首先，覆盖一铜籽晶层341在所述介质层310上，所述铜籽晶层341还覆盖所述接触窗口332的底壁和侧壁。在此，所述铜籽晶层341可通过化学气相沉积(cvd)、物理气相沉积(pvd)或者原子层沉积(ald)等工艺形成。
接着，覆盖一铜电镀层342在所述铜籽晶层341上，所述铜电镀层342还填充所述接触窗口332。其中，所述铜电镀层342具体可通过电镀工艺形成。
在本申请实施例中，接着，研磨所述铜电镀层342和所述铜籽晶层341至暴露出所述介质层310，以在所述接触窗口332中形成所述金属互连线340。
相应的，本实施例还提供一种半导体器件，请继续参考图15，所述半导体器件包括：
一衬底300；
一介质层310，位于所述衬底300上，所述介质层310具有一凹槽330，所述凹槽330的侧壁和底壁之间的空隙夹角大于等于90°；及
一金属互连线340，填充在所述凹槽330中，所述金属互连线340无空隙方式填满所述空隙夹角。
进一步的，所述凹槽330中更形成一接触窗口332，由附着在所述凹槽330的侧壁上的一钝化薄膜331构成，所述金属互连线340沿着所述接触窗口332的边界填满所述接触窗口332，所述金属互连线340的侧壁与所述接触窗口332的侧壁贴合。
在本申请实施例中，所述金属互连线340的材料包含铜，所述介质层310的材料包含二氧化硅。所述金属互连线340包括铜籽晶层341和覆盖所述铜籽晶层341的铜电镀层342，所述铜籽晶层341在所述凹槽330中的图案为连续，并且所述铜籽晶层341在所述凹槽330的侧壁向底部的弯折角小于等于90°。所述衬底300中形成有一金属插塞301，所述金属互连线340经由所述凹槽330连接所述金属插塞301。
综上可见，在本发明实施例提供的半导体器件的互连线结构及半导体器件的互连线制造方法中，利用一刻蚀剂刻蚀位于开口中的介质层，以形成一凹槽在介质层中，其中，在刻蚀形成凹槽的过程中同时生成一钝化薄膜并附着在介质层位于凹槽内的侧壁上，利用钝化薄膜的分隔使刻蚀剂不侧蚀介质层位于凹槽侧壁的部分，由此，能够易于金属互连线填充在凹槽中，从而便可使得金属互连线能够很好的填充在凹槽中，避免了所形成的金属互连线侧处存在一定空洞的问题，提高了所形成的金属互连线及半导体器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。