立式贴片电容及其制作工艺的制作方法

本发明涉及一种立式贴片电容及其制作工艺，属于微电子技术领域。

背景技术：

电容是一种成熟的微电子无源器件，多应用于电路上的储能或滤波，而现有mlcc电容应用在扁平封装元件内时其外形和端电极的形式不适用于封装内元件的垂直安装方式，对封装元件内电容的应用造成困扰。

mlcc电容对安装造成的困扰：封装元件内器件自动化安装是以自动焊接工艺进行的，自动焊接工艺适用于平整且表面积较大的物体，而常规mlcc电容形状如图6所示，呈狭长的扁平形状，上表面狭窄细长且因两端电极7的隆起使表面不平整，从而造成自动焊接工艺(装片工序)的抓取率极低，从而导致自动化生产的良品率不高，如采用人工装片则装片效率及准确度堪忧；如图6-7所示，mlcc电容14的端电极7位于水平方向的两端，如安装在封装元件内，为构成回路需在框架上开出容纳mlcc电容14的缺口或增加框架数片数，如此牺牲了框架的完整性，降低了产品的散热性及框架与外层塑封材料的结合力。

技术实现要素：

本发明的目的在于提供一种立式贴片电容及其制作工艺，改进电容的内部结构，解决轻薄化、小型化封装元件内的电容应用问题。

本发明所述的立式贴片电容，包括电容基底，电容基底包括上端面和下端面，上端面和下端面的内侧均设有内电极，内电极包括上电极和下电极，上电极和下电极呈立式交错布置，且上电极一端连接上端面，另一端不接触下端面，下电极连接下端面，另一端不接触上端面，上端面和下端面外部设有金属层形成外部端电极，端电极平行于安装面且与内电极连接。

所述的电容基底的上端面和下端面内侧蚀刻沟槽，沟槽内填充金属形成内电极。

所述的内电极立式交错布置的空隙中设有介电层，介电层和内电极之间形成电容效应。

所述的电容基底呈水平方向长宽对等的扁平形外观，外层由介质包裹。

所述的介电层为电子硅材料或陶瓷材料。

采用立式安装，扁平式设计，端电极位于立式贴片电容的上下端面，充分利用立式贴片电容的片状结构纵列排布内电极，并可通过增减内电极数量及介电层厚度调整产品容量。

本发明所述的立式贴片电容的制造工艺，包括以下步骤：

(1)原物料准备:准备相应尺寸晶圆原材料；

(2)晶圆减薄：晶圆正面贴保护膜片后，用晶圆研磨机打磨晶圆背面至工艺要求厚度；

(3)晶圆清洗：在不破坏晶圆表面特征的情况下清洗溶解晶片表面污染物、有机物及金属离子污染；

(4)晶圆涂膜；

(5)晶圆上光刻上下两面沟槽；

(6)沟槽内表面耐压处理，为适应不同电压等级，沟槽内表面进行耐压处理已增加介电质的绝缘性能；

(7)晶圆两面沟槽内溅镀金属：在蚀刻后硅晶圆的上下面沟槽内反复溅镀金属形成内电极；

(8)晶圆上下端面镀金属：在步骤(5)光刻好的两面沟槽内溅镀金属后的晶圆上下表面上沉积金属层形成端电极；

(9)晶圆划片：用高速旋转的切割刀沿晶圆的切割槽切割晶圆，分割成独立的裸晶；

(10)目检：在显微镜下外观分选，剔除外观不良的产品；

(11)测试：测试立式贴片电容的性能，剔除电性不良的产品；

(12)包装入库：安装电容器的尺寸及数量按照客户要求包装入库。

所述的步骤(3)中晶圆清洗采用湿式清洗法，依靠溶剂、酸、表面活性剂和水，在不破坏晶圆表面特征的情况下清洗溶解晶片表面污染物、有机物及金属离子污染。

所述的步骤(4)晶圆涂膜采用热氧化制作工艺：在一定温度之下，将晶圆置于炉内加热板上，驱离炉管中水气以及氧气后充入氮气保护防止晶圆片的氧化和杂质的扩散，逐渐升高炉内温度至热氧化制作工艺温度，在炉管中通入氧气，并进行热氧化制作工艺生成掩蔽层，使晶圆片具有良好的涂胶性能。

所述的步骤(5)中晶圆上光刻上下两面沟槽包括以下步骤：

1)通过甩胶机上在晶圆正面涂覆一层光刻胶；

2)预烘后用高压水银灯通过掩模照射晶圆正面光刻胶获得与掩模形状相同的感光图形；

3)将显影液喷涂在曝光后的硅晶圆上，显影后用纯水清洗然后置于烘箱内在烘干；

4)烘干后采用湿法腐蚀在光刻后的硅晶圆上蚀刻出预定的沟槽；

5)蚀刻完成后去除光刻胶。

所述的端电极镀层金属包括：铜(gu)/银(ag)/金(au)/铝(al)；内电极镀层金属包括：金(au)、铂(pt)、镍(ni)和钛(ti)，镀层金属的材质由立式贴片电容的容量和用途决定。

本发明与现有技术相比，具有如下有益效果：改进电容的内部结构，解决轻薄化、小型化封装元件内的电容应用问题，立式贴片电容外形呈长宽对等的扁平形状上表面积大且光洁度较高无异物突起，适用于封装元件内器件自动化安装的自动焊接工艺，自动焊接工艺的抓取率较高，从而提高了产品自动化生产的良品率；

应用中电容立式安装，无需在框架上做出牺牲，保证了框架的完整性，提高了产品的散热性及框架与外层塑封材料的结合力，且电容安装键合形式与芯片的自动安装工序兼容，无需另置工序，节约了设备和人力的投入，降低了工时提高了产品的生产效率；

增加耐温性，常规mlcc电容因材质问题的工作温度在125℃以下，立式贴片电容的最高工作温度为170℃以下；

同时通过改变电极印刷工艺、切割方法、镀层工艺而达到改变电容的形状及电极方向的目的；

常规mlcc电容的独石结构，因加工工艺(微米级)限制了内电极的层数，而芯片工艺(纳米级)可以扩展更多的层数(槽数)，从而可使电容尺寸更小，容量更大。

附图说明

图1为本发明立式贴片电容实施例的剖视图；

图2为本发明立式贴片电容实施例的立体图；

图3为本发明立式贴片电容实施例的外部结构图；

图4为本发明立式贴片电容实施例的安装接线图；

图5为本发明立式贴片电容实施例中立式贴片电容在同步整流结构中安装的示意图；

图6为本发明现有技术中mlcc电容的结构示意图；

图7为本发明现有技术中mlcc电容在同步整流结构中第一种安装方式的示意图；

图8为本发明现有技术中mlcc电容在同步整流结构中第二种安装方式的示意图；

图9为本发明立式贴片电容的制造工艺的流程效果图；

图中：1、沟槽；2、上端面；3、电容基底；4、介电层；5、下端面；6、内电极；7、端电极；8、引线；9、跳线；10、第二框架；11、控制ic芯片；12、mosfet芯片；13、第一框架；14、mlcc电容；15、第三框架。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明：

实施例1：

如图1-3所示，本发明所述的立式贴片电容，包括电容基底3，电容基底3包括上端面2和下端面5，上端面2和下端面5的内侧均设有内电极6，内电极6包括上电极和下电极，上电极和下电极呈立式交错布置，且上电极一端连接上端面2，另一端不接触下端面5，下电极连接下端面5，另一端不接触上端面2，上端面2和下端面5外部设有金属层形成外部端电极7，端电极7平行于安装面且与内电极6连接。

为了进一步说明上述实施例，电容基底3的上端面2和下端面5内侧蚀刻沟槽1，沟槽1内填充金属形成内电极6。

为了进一步说明上述实施例，内电极6立式交错布置的空隙中设有介电层4，介电层4和内电极6之间形成电容效应。

为了进一步说明上述实施例，电容基底3呈水平方向长宽对等的扁平形外观，外层由介质包裹。

为了进一步说明上述实施例，介电层4为电子硅材料或陶瓷材料。

本实施例1的工作原理为：器件安装设计为适应薄小外形封装，其内器件安装是以自动定位方式在垂直方向运动，也这就要求电容的端电极7应平行安装面，而mlcc电容14的端电极7是以垂直与安装面形式安装的，如将其立置则高度又将超出封装厚度，因此本发明电容采用立式安装形式，以便于垂直方向的安装。

如图4所示，器件键合方式设计：其中键合是指用将立式贴片电容与外部接线端连接的方式，键合的形式有引线(wires)键合和跳线(clip)键合两种，其中引线键合方式是将立式贴片电容的端电极7外部连接引线8，跳线(clip)键合方式是将立式贴片电容的端电极7外部连接跳线9，其安装形式均为垂直方向的运动，这就要求端电极7平行应与键合方向垂直，因此采用两端电极7位于立式贴片电容上下两端面的形式以便立式贴片电容的安装和键合。

如图6-8所示，mlcc电容14在安装时，mlcc电容14两端电极7位于mlcc电容14水平方向的两端，如安装在封装元件内，直接放置在第二框架10内两端电极7会造成短路，为构成回路需在第二框架10上开出容纳电容的缺口(如图7所示)或增加框架片数(如图8所示，增加了第三框架15)，如此牺牲了框架的完整性，降低了产品的散热性及框架与外层塑封材料的结合力。

如图5所示，将立式贴片电容安装于同步整流结构中，同步整流结构由mosfet芯片12、控制ic芯片11、第一框架13、第二框架10、电容基底3及键合线焊接成型后封装于塑封体内，从而构成一个整体，安装时，将mosfet芯片12背面与第一框架13结合，控制ic芯片11背面及电容基底3的下端面5上的端电极7与第二框架10贴合，通过自动焊接工序定位焊接，电容基底3的上端面2上的端电极7通过引线键合的形式连通控制ic芯片11构成回路，后将已键合完成的器件通过压模工序塑封成型即可；应用中由于电容基底3立式安装，无无需在框架上做出牺牲，保证了框架的完整性，提高了产品的散热性及框架与外层塑封材料的结合力，且电容安装键合形式与芯片的自动安装工序兼容，无需另置工序，节约了设备和人力的投入，降低了工时提高了产品的生产效率。

实施例2：

如图9所示，以硅材料为最优实施例，构造原理是上下内电极6金属间以电子硅隔离以静电的形式储存和释放电能。其容量公式如下：

其中c：电容量；ε：电极间绝缘物的介质常数；k：介电常数(依介电层4种类而不同)

a：导电面积；d：介电层4厚度(薄带厚度)；n：槽数(堆叠层数)；

容量调节方式：

1)在电容外形尺寸不变的情况下，采用增减内电极6槽数，或调节介电层4厚度的方式来调节容量。

2)在电容平面尺寸，介电层4厚度，内电极6槽数不变的情况下，通过增减电容的垂直厚度及开槽的深度，来增减内电极6的面积调节电容的容量。

3)在电容垂直厚度，开槽深度，介电层4厚度不变的情况下，通过放大或缩小电容尺寸，来增加内电极6的数量(面积)调整电容的容量。

总之电容容量的调节，是以包括除以上方法外其他改变内电极6的数量(总面积)及介电层4的厚度(距离)来实现容量变化的方法。

具体工艺制作过程：

1)原物料准备:准备5寸/6寸硅晶圆(99.999％)；

2)硅晶圆减薄：硅晶圆正面贴保护膜片(uv膜)后，用晶圆研磨机打磨硅晶圆背面至工艺要求厚度180um-450um，硅晶圆的厚度由电容的容量及尺寸决定；

3)硅晶圆清洗：采用湿式清洗法，依靠溶剂、酸、表面活性剂和水，在不破坏硅晶圆表面特征的情况下清洗溶解晶片表面污染物、有机物及金属离子污染；

4)硅晶圆涂膜：采用热氧化制作工艺，在一定温度(100℃-200℃)之下，将硅晶圆置于炉内加热板上，驱离炉管中水气以及氧气后充入氮气保护防止硅片的氧化和杂质的扩散，逐渐升高炉内温度至热氧化制作工艺温度，在炉管中通入氧气，并进行热氧化制作工艺生成sio2掩蔽层，使硅片具有良好的涂胶性能；

5)硅晶圆光刻上下两面沟槽1：通过甩胶机上在硅晶圆正面涂覆一层光刻胶，通过控制甩胶机的转速和旋转时间来确定涂覆的厚度，预烘后用高压水银灯通过掩模照射硅晶圆正面光刻胶获得与掩模形状相同的感光图形，通过调整掩模与光刻胶的距离来调整曝光方式；将显影液喷涂在曝光后的硅晶圆上，显影后用纯水清洗然后置于烘箱内在烘干，烘干后采用湿法腐蚀(hf溶液)在光刻后的硅晶圆上蚀刻出预定的沟槽1，蚀刻完成后去除光刻胶，光刻胶是对光敏感，具有在显影液中溶解的特性，并具有耐腐蚀性；

6)沟槽1内表面耐压处理，为适应不同电压等级，沟槽1内表面进行耐压处理已增加介电质的绝缘性能。

7)硅晶圆两面沟槽1内溅镀金属：在蚀刻后硅晶圆的上下面沟槽1内反复溅镀金属形成内电极6，镀层金属的材质由电容的容量和用途决定；

8)硅晶圆上下端面镀金属：在两面沟槽1内溅镀金属后的硅晶圆上下表面上沉积金属层形成端电极7，端电极7镀层金属包括：铜(gu)/银(ag)/金(au)/铝(al)；内电极6镀层金属包括：金(au)、铂(pt)、镍(ni)和钛(ti)，电容应用引线键合则表面镀铝(al),如应用跳线键合则表面镀金/银(au/ag)；

9)硅晶圆划片：用高速旋转的切割刀沿硅晶圆的切割槽切割硅晶圆，分割成独立的裸晶，裸晶的尺寸由电容的尺寸确定；

10)目检：在显微镜下外观分选，剔除外观不良的产品；

11)测试：测试立式芯片电容的耐电压、电容量、df值损耗、漏电流ir和绝缘电阻ri(该工艺区分立式贴片电容的耐电压值，电容的精确度等)，剔除电性不良的产品；

12)包装入库：安装电容器的尺寸及数量按照客户要求包装入库。

采用以上结合附图描述的本发明的实施例的立式贴片电容及其制作工艺，改进电容的内部结构，解决轻薄化、小型化封装元件内的电容应用问题。但本发明不局限于所描述的实施方式，在不脱离本发明的原理和精神的情况下这些对实施方式进行的变化、修改、替换和变形仍落入本发明的保护范围内。