在这里的一个或更多个实施方式涉及垂直半导体器件。
背景技术：
集成的半导体器件可以包括垂直晶体管。垂直晶体管具有相对于基板垂直地形成的沟道。在垂直晶体管中，分别形成在沟道的顶部和底部的源极和漏极可以不具有相同的结构。因而，垂直晶体管可以取决于电流在沟道中流动的方向而具有不同的电特性。
技术实现要素：
根据一个或更多个实施方式，一种半导体器件包括：在基板上的第一有源鳍结构和第二有源鳍结构；第一栅结构，在第一有源鳍结构的侧壁上；第二栅结构，在第二有源鳍结构的侧壁上；第一下电极，在基板上在第一有源鳍结构的一侧，第一下电极与第一有源鳍结构间隔开；第一上电极，在第一有源鳍结构的上表面上；第二下电极，在基板上在第二有源鳍结构的一侧，第二下电极与第二有源鳍结构间隔开；第二上电极，在第二有源鳍结构的上表面上；第一互连结构，连接第一下电极和第二上电极；以及第二互连结构，连接第二下电极和第一上电极。
根据一个或更多个其它实施方式，一种半导体器件包括：基板；在基板上的第一有源鳍结构和第二有源鳍结构；在第一有源鳍结构和基板上的第一垂直晶体管，第一垂直晶体管包括第一栅结构、第一下电极和第一上电极；在第二有源鳍结构和基板上的第二垂直晶体管，第二垂直晶体管包括第二栅结构、第二下电极和第二上电极；第一互连结构，电连接第一下电极和第二上电极；以及第二互连结构，电连接第二下电极和第一上电极。
根据一个或更多个其它实施方式，一种垂直晶体管结构包括第一晶体管以及第二晶体管，其中第一晶体管包括连接到第二晶体管的第二上电极的第一下电极，第一晶体管包括连接到第二晶体管的第二下电极的第一上电极，并且第一晶体管包括连接到第二晶体管的栅电极的栅电极。
附图说明
对于本领域的技术人员来说，通过参考附图详细描述示例性实施方式，特征将变得明显，在图中：
图1、2、3a、3b和4示出半导体器件的一实施方式；
图5a和5b示出半导体器件的电路实施方式；
图6a和6b示出晶体管的电路图；
图7至11示出用于制造半导体器件的方法的一实施方式；
图12和13示出半导体器件的另一实施方式；
图14示出用于制造半导体器件的方法的另一实施方式；
图15和16示出半导体器件的另一实施方式；
图17示出半导体器件的另一实施方式；
图18示出半导体器件的另一实施方式；
图19示出半导体器件的另一电路实施方式。
具体实施方式
图1示出平面图，图2示出透视图，图3a、3b和4示出半导体器件的一实施方式的截面图。具体地，图3a和3b示出沿图1的线i-i'截取的截面图。图4示出沿图1的线ii-ii'截取的截面图。平行于基板100的上表面并且彼此垂直(或交叉)的方向可以被称为第一方向和第二方向。与基板100的上表面垂直(或交叉)的方向可以被称为第三方向。图5a和5b示出半导体器件的等效电路图，该半导体器件例如可以是在图1、2、3a、3b和4中显示的半导体器件。
参考图1、2、3a、3b、4、5a和5b，用作一个晶体管的垂直晶体管单元u1可以在基板100上。垂直晶体管单元u1可以包括两个垂直晶体管，例如第一垂直晶体管t1和第二垂直晶体管t2。在一些实施方式中，基板100可以包括半导体材料，诸如硅、锗或硅锗。隔离图案104可以在基板100中。基板100可以通过隔离图案104被分成有源区和场区。
第一有源鳍结构106和第二有源鳍结构108可以在基板100上并且在第三方向上从基板100突出。第一有源鳍结构106和第二有源鳍结构108可以在基板100的有源区上。第一有源鳍结构106和第二有源鳍结构108可以具有基本上相同的形状。
第一有源鳍结构106和第二有源鳍结构108可以在第一方向上以柱形状延伸。在一些实施方式中，第一有源鳍结构106和第二有源鳍结构108可以具有预定形状，例如长方体形状。第一有源鳍结构106和第二有源鳍结构108可以具有圆化的顶表面。第一有源鳍结构106和第二有源鳍结构108可以在第二方向上彼此间隔开。
在一些实施方式中，第一有源鳍结构106和第二有源鳍结构108可以包括半导体材料，例如硅、锗或硅锗。第一有源鳍结构106和第二有源鳍结构108可以包括与基板100相同的材料或与基板100不同的材料。
第一垂直晶体管t1可以在第一有源鳍结构106和基板100上。第二垂直晶体管t2可以在第二有源鳍结构108和基板100上。
第一垂直晶体管t1可以包括第一栅电极结构g1、第一下杂质区110、第一上杂质区124、第一下电极136和第一上电极132。第一栅结构g1可以设置在第一有源鳍结构106的侧壁上。
第一栅结构g1可以围绕第一有源鳍结构106的侧壁。第一栅结构g1可以具有例如圆筒形形状。第一栅结构g1可以包括围绕第一有源鳍结构106的侧壁的第一栅绝缘图案114b和在第一栅绝缘图案114b上的第一栅电极120。第一栅电极120的下表面可以与基板100的上表面间隔开。绝缘图案114a可以在第三方向上在第一栅电极120的下表面与基板100的上表面之间。第一有源鳍结构106可以被提供为第一垂直晶体管t1的沟道区。
第一下杂质区110可以在基板100的上部分中并且可以用第一导电类型杂质掺杂。第一下杂质区110可以从基板100的与第一有源鳍结构106的下表面相反的部分在横向方向上延伸。隔离图案104可以邻近第一下杂质区110的端部。
第一下电极136可以接触第一下杂质区110并且可以是接触插塞。第一下电极136可以接触基板100的上表面。第一下电极136可以在第一方向上与第一有源鳍结构106间隔开。
第一上杂质区124可以在第一有源鳍结构106的上部分中并且可以用第一导电类型杂质掺杂。第一上杂质区124的下表面可以在相对于基板100的上表面比第一栅电极120的上表面高的水平。在一些实施方式中，第一上杂质区124的一部分可以横向地交叠第一栅电极120的上部分。
第一上电极132可以在第一有源鳍结构106的上表面上并且可以接触第一有源鳍结构106的上表面。因而，第一上电极132可以接触第一上杂质区124的上表面。
在第一垂直晶体管t1中，第一上电极132和第一下电极136(或第一下杂质区110和第一上杂质区124)可以具有不同的结构。第一上电极132和第一下电极136(或第一下杂质区110和第一上杂质区124)可以具有关于第一有源鳍结构106的不对称结构。因而，从第一下电极136到第一有源鳍结构106的第一电阻可以不同于从第一上电极132到第一有源鳍结构106的第二电阻。
在一些实施方式中，因为第一下电极136和第一有源鳍结构106可以在第一方向上彼此间隔开，所以从第一下电极136到第一有源鳍结构106的第一电阻可以高于从第一上电极132到第一有源鳍结构106的第二电阻。
在第一垂直晶体管中，第一下电极136和第一上电极132可以是源电极和漏电极。在一些实施方式中，第一下电极136可以是源电极并且第一上电极132可以是漏电极。在一些实施方式中，第一下电极136可以是漏电极并且第一上电极132可以是源电极。
第二垂直晶体管t2可以包括第二栅结构g2、第二下杂质区112、第二上杂质区126、第二下电极138和第二上电极134。
第二栅结构g2、第二下杂质区112、第二上杂质区126、第二下电极138和第二上电极134可以分别具有与第一栅结构g1、第一下杂质区110、第一上杂质区124、第一下电极136和第一上电极132基本上相同的结构。在一些实施方式中，第一晶体管t1和第二晶体管t2的各自的元件之间的布置关系可以彼此不同。
第二栅结构g2可以在第二有源鳍结构108的侧壁上。第二栅结构g2可以围绕第二有源鳍结构108的侧壁。第二栅结构g2可以包括围绕第二有源鳍结构108的侧壁的第二栅绝缘图案114c和在第二栅绝缘图案114c上的第二栅电极122。第二栅电极122的表面可以与基板100的上表面间隔开。绝缘图案114a可以在第三方向上在第二栅电极122的下表面与基板100的上表面之间。第二有源鳍结构108可以被提供为第二垂直晶体管t2的沟道区。
第二下杂质区112可以在基板100的上部分中并且可以用第一导电类型杂质掺杂。第二下杂质区112可以从基板100的与第二有源鳍结构108的下表面相反的部分在横向方向上延伸。
当在平面图中看时，第二下杂质区112和第一下杂质区110可以不布置在第二方向上。第一下杂质区110和第二下杂质区112可以布置在关于第二方向的倾斜方向上。
在一些实施方式中，当在平面图中看时，第一下杂质区110可以在第一有源鳍结构106的右侧进一步延伸，第二下杂质区112可以在第二有源鳍结构108的左侧进一步延伸。隔离图案104可以在基板100中在第二有源鳍结构108的右侧。
第二下电极138可以接触第二下杂质区112并且可以是接触插塞。第二下电极138可以在第一方向上与第二有源鳍结构108间隔开。当在平面图中看时，第二下电极138与第一上电极132的至少一部分可以布置成平行于第二方向的一行。第一上电极132可以在第一方向上延伸。
第二上杂质区126可以在第二有源鳍结构108的上部分中并且可以用第一导电类型杂质掺杂。第二上杂质区126的下表面可以在相对于基板100的上表面比第二栅电极122的上表面高的水平。在一些实施方式中，第二上杂质区126的一部分可以横向地交叠第二栅电极122的上部分。
第二上电极134可以在第二有源鳍结构108的上表面上并且可以接触第二有源鳍结构108的上表面。第二上电极134可以接触第二上杂质区126。当在平面图中看时，第二上电极134的至少一部分与第一下电极136可以布置成平行于第二方向的一行。第二上电极134可以在第一方向上延伸。在一些实施方式中，第一下电极136和第二下电极138可以布置在关于第二方向的倾斜方向上。
在一些实施方式中，第一下电极136的上表面和第一上电极132的上表面可以与第二下电极138的上表面和第二上电极134的上表面基本上共面。
在第二垂直晶体管t2中，第二上电极134和第二下电极138(或第二下杂质区112和第二上杂质区126)可以具有不同的结构。因而，从第二下电极138到第二有源鳍结构108的第三电阻可以不同于从第二上电极134到第二有源鳍结构108的第四电阻。在一些实施方式中，第三电阻可以等于第一电阻。第四电阻可以基本上等于第二电阻。
第一互连结构156可以在基板100上以电连接第一下电极136和第二上电极134。另外，第二互连结构166可以在基板100上以电连接第一上电极132和第二下电极138。
在一些实施方式中，第一互连结构156可以包括第一接触插塞150、第二接触插塞152和第一导电图案154。第一接触插塞150可以接触第一下电极136的上表面。第二接触插塞152可以接触第二上电极134的上表面。第一导电图案154可以连接第一接触插塞150的上表面和第二接触插塞152的上表面。第二互连结构166可以包括第三接触插塞160、第四接触插塞162和第二导电图案164。第三接触插塞160可以接触第二下电极138的上表面。第四接触插塞162可以接触第一上电极132的上表面。第二导电图案164可以连接第三接触插塞160的上表面和第四接触插塞162的上表面。第一导电图案154和第二导电图案164可以在第二方向上延伸。
第一栅电极120和第二栅电极122可以电连接。在一些实施方式中，接触插塞可以分别设置在第一栅电极120和第二栅电极122上，并且互连线可以设置为电连接所述接触插塞。
在第一垂直晶体管t1和第二垂直晶体管t2中，第一下电极136和第二上电极134可以彼此电连接以形成第一电极结构。第一上电极132和第二下电极138可以电连接以形成第二电极结构。第一栅电极120和第二栅电极122可以电连接以形成栅结构。因而，可以提供包括第一垂直晶体管t1和第二垂直晶体管t2的垂直晶体管单元u1。
第一层间绝缘层130和第二层间绝缘层144可以在垂直晶体管单元u1中包括的元件之间。
在一些实施方式中，在垂直晶体管单元u1中，第一电极结构可以被用作源电极并且第二电极结构可以被用作漏电极。在其它实施方式中，在垂直晶体管单元u1中，第一电极结构可以被用作漏电极并且第二电极结构可以被用作源电极。在垂直晶体管单元u1中，源电极和漏电极可以彼此互换。当源电极和漏电极彼此互换时，经过沟道区的电流流动方向可以改变。然而，电特性(例如操作电流)可以实质上保持相同(例如，输出的漏电流可以位于基于例如晶体管结构的预期应用或者主体电路或装置的需求的预定容限内)，而与漏电流流动的方向无关。
晶体管单元u1的操作参考图3a、3b、4、5a和5b被描述。在垂直晶体管单元u1中，第一电阻和第三电阻大于第二电阻和第四电阻的情形被描述。在垂直晶体管单元u1中的第一电极结构用作漏电极的情形下，晶体管操作被描述。在图3a、4和5b中，呈现了垂直晶体管单元u1中的第一电极结构被用作漏电极的情形。在图4中，实线的箭头方向是电流方向。
参考图3a、4和5a，第一下电极136和第二上电极134可以是漏电极d，第二下电极138和第一上电极132可以是源电极s。
当高于阈值电压的栅电压被施加到第一栅电极120和第二栅电极122时，垂直晶体管单元u1可以导通。结果，第一漏电流id1从源电极s流到漏电极d。例如，第一电流i1可以经过第一垂直晶体管t1从第一上电极132流到第一下电极136。第二电流i2可以经过第二垂直晶体管t2从第二下电极138流到第二上电极134。第一电流i1和第二电流i2之和可以是第一漏电流id1。
第一电流i1和第二电流i2可以彼此不同。例如，在第一垂直晶体管t1中从源电极s到沟道区的电阻可以小于在第二垂直晶体管t2中从源电极s到沟道区的电阻。因此，在第一垂直晶体管t1从源电极s到沟道区的电流下降可以小于在第二垂直晶体管t2中从源电极s到沟道区的电流下降。因为电流下降较小，所以大量的操作电流(例如，开电流)可以流动。因而，第一电流i1可以大于第二电流i2。
在一个实施方式中，第二电极结构可以被用作漏电极。在这种情形下，在垂直晶体管单元u1中流动的第二漏电流id2可以实质上等于第一漏电流id1，第二漏电流id2的方向可以与第一漏电流id1的方向相反。
在图3b、4和5b中，呈现了垂直晶体管单元u1中的第二电极结构被用作漏电极的情形。在图4中，虚线的箭头方向是电流方向。
参考图3b、4和5b，第一下电极136和第二上电极134可以被用作源电极s，第二下电极138和第一上电极132可以被用作漏电极d。
当高于阈值电压的栅电压被施加到第一栅电极120和第二栅电极122时，垂直晶体管单元u1可以导通。结果，第二漏电流id2可以从源电极s流到漏电极d。例如，第三电流i3可以经过第一垂直晶体管t1从第一下电极136流到第一上电极132。第四电流i4可以经过第二垂直晶体管t2从第二上电极134流到第二下电极138。第三电流i3和第四电流i4之和可以是第二漏电流id2。
在这种情形下，在第一垂直晶体管t1中从源电极s到沟道区的电阻可以大于在第二垂直晶体管t2中从源电极s到沟道区的电阻。因此，第三电流i3可以小于第四电流i4。第三电流i3可以实质上等于第二电流i2。第四电流i4可以实质上等于第一电流i1。因此，第二漏电流id2可以实质上等于第一漏电流id1。
根据示例实施方式，即使在垂直晶体管单元u1中源电极s和漏电极d可互换地使用，垂直晶体管单元u1的电特性也可以实质上保持相同(例如，输出的漏电流可以位于基于例如晶体管结构的预期应用或者主体电路或装置的需求的预定容限内)，而与漏电流流动的方向无关。
图6a和6b示出一种垂直晶体管的电路图，其可以与本实施方式的垂直晶体管单元u1相比。
图6a和6b示出由一个垂直晶体管形成的垂直晶体管单元。在栅电极的端部，垂直晶体管的具有相对高电阻的一个部分可以对应于下电极。具有相对低电阻的另一部分可以对应于上电极。
参考图6a，下电极可以是源电极s并且上电极可以是漏电极d。当大于阈值电压的栅电压被施加到栅电极g时，垂直晶体管可以导通。结果，第三漏电流id3可以从源电极s流到漏电极。因为从源电极s到沟道区的电阻相对较高，所以相对减小的量的第三漏电流id3可以流动。
参考图6b，下电极可以是漏电极d并且上电极可以是源电极s。当大于阈值电压的栅电压被施加到栅电极g时，垂直晶体管可以导通。结果，第四漏电流id可以从源电极s流到漏电极d。因为从源电极到沟道区的电阻相对较小，所以例如大于第三漏电流id3的较大量的第四漏电流id4可以流动。
因而，漏电流值可以取决于下电极是用作源电极还是用作漏电极而变化。垂直晶体管可以取决于漏电流方向而具有不同的漏电流值。因此，电路设计会由于取决于漏电流方向的电特性的不对称性而受到限制。根据一个或更多个示例实施方式，晶体管单元u1可以具有取决于漏电流方向而对称的电特性。因而，可以获得提高的电路设计自由度。
图7至11是示出用于制造半导体器件的方法的一实施方式的截面图。图7至11中的半导体器件可以是例如在图1至4中描述的半导体器件。图7至11是沿图1中的线i-i'截取的截面图。
参考图7，第一有源鳍结构106和第二有源鳍结构108可以在基板100上并且从基板100突出。隔离图案104可以在基板100中。基板100可以用第一导电类型杂质掺杂以形成第一下杂质区110和第二下杂质区112。第一下杂质区110可以横向地延伸并且面对第一有源鳍结构106的下表面。第二下杂质区112可以横向地延伸并且面对第二有源鳍结构108的下表面。
在一些实施方式中，第一有源鳍结构106和第二有源鳍结构108可以例如通过蚀刻裸基板的一部分而形成。在一些实施方式中，第一有源鳍结构106和第二有源鳍结构108可以通过选择性外延生长工艺形成。隔离图案104可以例如通过蚀刻场区的基板100以形成沟槽102并用绝缘材料填充沟槽102而形成。
参考图8，绝缘层114可以在基板100的表面以及第一有源鳍结构106和第二有源鳍结构108的表面上。绝缘层114可以包括硅氧化物和/或硅氮化物。在一些实施方式中，在形成绝缘层114之后，绝缘层114可以被蚀刻至预定厚度。
在一些实施方式中，在基板100上的绝缘层114可以用作绝缘图案114a以在基板100的上表面与第一和第二栅电极120和122的下表面之间提供绝缘(例如参考图9)。在第一和第二有源鳍结构106和108的表面上的绝缘层114可以用作第一栅绝缘图案114b和第二栅绝缘图案114c。
参考图9，第一栅电极120可以在第一栅绝缘图案114b上并且围绕第一有源鳍结构106。第二栅电极122可以在第二栅绝缘图案114c上并且围绕第二有源鳍结构108。
在一些实施方式中，为了形成第一栅电极120和第二栅电极122，电极层可以沿着第一和第二有源鳍结构106和108的表面共形地形成在绝缘层114(例如参考图8)上。此后，栅电极层的一部分可以通过例如各向异性蚀刻工艺被蚀刻。在一些实施方式中，第一栅电极120和第二栅电极122可以包括多晶硅。第一栅电极120和第二栅电极122可以具有相对于基板100的上表面比第一和第二有源鳍结构106和108的上表面低的上表面。
第一有源鳍结构106的上部分和第二有源鳍结构108的上部分可以用第一导电类型杂质掺杂以分别形成第一上杂质区124和第二上杂质区126。
参考图10，第一层间绝缘层130可以覆盖第一有源鳍结构106和第二有源鳍结构108。第一上电极132、第二上电极134、第一下电极136和第二下电极138可以形成为穿透第一层间绝缘层130。
在一些实施方式中，在形成第一层间绝缘层130之后，可以执行平坦化工艺以平坦化第一层间绝缘层130的上表面。平坦化工艺可以包括例如化学机械抛光工艺和/或回蚀工艺。
在一些实施方式中，为了形成第一和第二上电极132和134以及第一和第二下电极136和138，第一层间绝缘层130的一部分可以被蚀刻以形成穿透第一层间绝缘层130从而分别暴露基板100中的第一下杂质区110和第二下杂质区112的第一开口140。另外，第一层间绝缘层130的一部分可以被蚀刻以形成穿透第一层间绝缘层130从而分别暴露第一有源鳍结构106和第二有源鳍结构108中的第一上杂质区124和第二上杂质区126的第二开口142。
此后，导电层可以形成在第一开口140和第二开口142中。导电层可以包括金属。导电层可以被平坦化以暴露第一层间绝缘层130的上表面。因而，第一下电极136和第二下电极138可以分别形成在第一开口140中，并且第一上电极132和第二上电极134可以分别形成在第二开口142中。
参考图11，第二层间绝缘层144可以形成在第一层间绝缘层130、第一下电极136和第二下电极138以及第一上电极132和第二上电极134上。
第一互连结构156可以穿透第二层间绝缘层144并且电连接第一下电极136和第二上电极134。第二互连结构166可以穿透第二层间绝缘层144并且电连接第一上电极132和第二下电极138。
在一些实施方式中，第一互连结构156可以包括接触第一下电极136的上表面的第一接触插塞150、接触第二上电极134的上表面的第二接触插塞152、以及连接第一接触插塞150的上表面和第二接触插塞152的上表面的第一导电图案154。第二互连结构166可以包括接触第二下电极138的上表面的第三接触插塞160、接触第一上电极132的上表面的第四接触插塞162、以及连接第三接触插塞160的上表面和第四接触插塞162的上表面的第二导电图案164。
为了形成第一互连结构156和第二互连结构166，第二层间绝缘层144的一部分可以被蚀刻以形成穿透第二层间绝缘层144并且分别暴露第一下电极136、第二上电极134、第二下电极138和第一上电极132的第一至第四接触孔。导电层可以形成在第一至第四接触孔中。导电层可以包括金属。导电层可以被平坦化以暴露第二层间绝缘层144的上表面。因而，第一至第四接触插塞150、152、160和162可以分别形成在第一至第四接触孔上。连接第一接触插塞150的上表面和第二接触插塞152的上表面的第一导电图案154以及连接第三接触插塞160的上表面和第四接触插塞162的上表面的第二导电图案164可以形成在第二层间绝缘层144上。
在一些实施方式中，第一导电图案154和第二导电图案164可以通过在第二层间绝缘层144上形成导电层以及然后通过光刻工艺图案化该导电层而形成。在一些实施方式中，第一导电图案154和第二导电图案164可以通过镶嵌工艺形成。例如，第三层间绝缘层可以形成在第二层间绝缘层144上。第三层间绝缘层的一部分可以被蚀刻以形成一起暴露第一接触插塞150的上表面和第二接触插塞152的上表面的第一沟槽以及一起暴露第三接触插塞160的上表面和第四接触插塞162的上表面的第二沟槽。导电层可以形成在第一沟槽和第二沟槽中并且可以被平坦化以形成第一导电图案154和第二导电图案164。
在图1至4中示出的半导体器件可以通过上述工艺制造。
图12和13是示出半导体器件的另一实施方式的平面图和截面图。图13是沿图12中的线ii-ii'截取的截面图。沿图12的线i-i'截取的截面图可以与图3a和3b相同。图12和13中显示的半导体器件的等效电路图可以与图5a和5b中的等效电路基本上相同。
参考图12和13，用作一个晶体管的垂直晶体管单元u2可以在基板100上。垂直晶体管单元u2可以包括第一垂直晶体管t1和第二垂直晶体管t2。垂直晶体管单元u2可以与图1至5中的垂直晶体管单元u1基本上相同，除了第一垂直晶体管t1和第二垂直晶体管t2包括公共栅电极123之外。
从基板100突出的第一有源鳍结构106和第二有源鳍结构108可以在基板100上。
第一垂直晶体管t1可以包括栅结构、第一下杂质区110、第一上杂质区124、第一下电极136和第一上电极132。第二垂直晶体管t2可以包括栅结构、第二下杂质区112、第二上杂质区126、第二下电极138和第二上电极134。
栅结构可以同时围绕第一有源鳍结构106和第二有源鳍结构108。栅结构可以包括围绕第一有源鳍结构106的侧壁的第一栅绝缘图案114b、围绕第二有源鳍结构108的侧壁的第二栅绝缘图案114c、以及设置在第一栅绝缘图案114b和第二栅绝缘图案114c上并且同时围绕第一有源鳍结构106和第二有源鳍结构108的公共栅电极123。公共栅电极123可以填充第一有源鳍结构106和第二有源鳍结构108之间在第二方向上的空间的至少一部分。公共栅电极123的下表面可以与基板100的上表面间隔开。
图1至4中的第一互连结构可以在基板100上以电连接第一下电极136和第二上电极134。图1至4中的第二互连结构可以在基板100上以电连接第二下电极138和第一上电极132。
图14是示出用于制造半导体器件的方法的另一实施方式的平面图。在图14中显示的半导体器件可以是例如图12和13中的半导体器件。
参考图14，可以执行在图7和8中描述的相同工艺。同时围绕第一有源鳍结构106和第二有源鳍结构108的公共栅电极123可以形成在第一栅绝缘图案114b和第二栅绝缘图案114c(例如参考图8)上。
在一些实施方式中，为了形成公共栅电极123，栅电极层可以形成在绝缘层114(例如参考图8)上以完全填充第一有源鳍结构106和第二有源鳍结构108之间。栅电极层可以例如通过光蚀刻工艺被图案化以形成同时围绕第一有源鳍结构106和第二有源鳍结构108的公共栅电极123。在光蚀刻工艺中，可以使用覆盖第一有源鳍结构106和第二有源鳍结构108的掩模图案。
公共栅电极123的上表面可以相对于基板100的上表面比第一和第二有源鳍结构106和108的上表面低。第一有源鳍结构106和第二有源鳍结构108的通过公共栅电极123暴露的上部分可以用第一导电类型杂质掺杂以分别形成与图9中的第一上杂质区124和第二上杂质区126类似的第一上杂质区和第二上杂质区。
此后，与图10和11中相同的工艺可以被执行以制造图12和13中的半导体器件。
图15和16是示出半导体器件的另一实施方式的平面图和截面图。图16示出沿图15中的线ii-ii'截取的截面图。沿图15中的线i-i'截取的截面图可以与图3a和3b相同。图15和16中的半导体器件的等效电路图可以与图5a和5b中的等效电路基本上相同。
参考图15和16，垂直晶体管单元u3可以设置为用作一个晶体管。垂直晶体管单元u3可以包括第一垂直晶体管t1和第二垂直晶体管t2。垂直晶体管单元u3可以与图1至5中的垂直晶体管单元u1基本上相同，除了连接第一栅电极120和第二栅电极122的连接图案180之外。
连接图案180可以在第一栅电极120和第二栅电极122的在第二方向上相互面对的下侧壁之间以将第一栅电极120和第二栅电极122彼此连接。在一些实施方式中，连接图案180在第一方向上的端部可以平行于第一栅电极120和第二栅电极122在第一方向上的端部。在一些实施方式中，第一栅电极120和第二栅电极122以及连接图案180可以一体地彼此联接。
为了制造图15和16中显示的半导体器件，可以执行在图7和8中的相同工艺。
此后，第一栅电极120和第二栅电极122可以分别形成在第一栅绝缘图案114b和第二栅绝缘图案114c上以分别围绕第一有源鳍结构106和第二有源鳍结构108。连接图案180可以形成为连接在第一栅电极120的下侧壁和第二栅电极122的下侧壁之间。
在一些实施方式中，栅电极层可以沿着基板100的表面以及第一有源鳍结构106和第二有源鳍结构108的侧壁共形地形成在绝缘层114(例如参考图8)上。栅电极层可以通过光蚀刻工艺被图案化以形成第一栅电极120和第二栅电极122以及连接图案180。在光蚀刻工艺中，可以使用覆盖第一有源鳍结构106的上表面和第二有源鳍结构108的上表面的掩模图案。
此后，可以执行图10和11中的相同工艺。因而，可以制造图15和16中的半导体器件。
图17是示出半导体器件的另一实施方式的平面图。图17中的半导体器件的等效电路图可以与图5a和5b中的等效电路图基本上相同。
参考图17，用作一个晶体管的垂直晶体管单元u4可以设置在基板上。垂直晶体管单元u4可以包括第一垂直晶体管t1和第二垂直晶体管t2。垂直晶体管单元u4可以与图15和16中的垂直晶体管单元u3基本上相同，除了连接图案180a的形状之外。
连接图案180a可以连接第一栅电极120和第二栅电极122并且可以在第一栅电极120和第二栅电极122的互相面对的下侧壁的部分之间。在一些实施方式中，第一栅电极120和第二栅电极122以及连接图案180a可以一体地彼此联接。
根据示例实施方式的多个各自的垂直晶体管单元u1至u4可以并联或串联连接。
图18是示出半导体器件的另一实施方式的平面图。图19是图18的半导体器件的等效电路实施方式。图18和19的半导体器件中的垂直晶体管单元可以具有与图1至5b中的垂直晶体管单元基本上相同的结构。半导体器件可以包括串联连接的多个垂直晶体管。
参考图18和19，用作一个晶体管的第一垂直晶体管单元ut1可以在基板上。具有与第一垂直晶体管单元ut1基本上相同的结构的第二垂直晶体管单元ut2可以在基板上。
第一垂直晶体管单元ut1可以包括第一垂直晶体管t1和第二垂直晶体管t2。第二垂直晶体管单元ut2可以包括第三垂直晶体管t3和第四垂直晶体管t4。
第一垂直晶体管t1和第二垂直晶体管t2可以分别在第一有源鳍结构106和第二有源鳍结构108上并且在基板上。第一垂直晶体管t1可以包括如图1至4中的第一栅结构g1、第一下杂质区、第一上杂质区、第一下电极136和第一上电极132。第二垂直晶体管t2可以包括如图1至4中的第二栅结构g2、第二下杂质区、第二上杂质区、第二下电极138和第二上电极134。
第三垂直晶体管t3和第四垂直晶体管t4可以分别在第三有源鳍结构186和第四有源鳍结构188上并且在基板上。
第一下杂质区、第二上电极134和第一下电极136可以共同地用于第三垂直晶体管t3和第四垂直晶体管t4。
第三垂直晶体管t3可以包括第三栅结构g3、第三杂质区、第三下电极190、第三上杂质区和第二上电极134。第二上电极134可以在第一方向上延伸以接触第三有源鳍结构186的上表面。
第四垂直晶体管t4可以包括第四栅结构g4、第一下杂质区、第一下电极136、第四上杂质区和第三上电极192。第一下杂质区可以在第一方向上延伸以面对第四有源鳍结构188的下表面。
第一互连结构a1可以电连接第一上电极132和第二下电极138。第一互连结构a1可以连接到第一垂直晶体管t1和第二垂直晶体管t2。第二互连结构a2可以电连接第一下电极136和第二上电极134。第二互连结构a2可以共同连接到第一至第四垂直晶体管单元t1至t4。第三互连结构a3可以电连接第三上电极192和第三下电极190。第三互连结构a3可以连接到第三垂直晶体管t3和第四垂直晶体管t4。
在一些实施方式中，第一下电极136和第二上电极134可以是漏电极d，第三下电极190和第三上电极192可以是源电极s。在这种情形下，漏电流可以从第二垂直晶体管单元ut2流到第一垂直晶体管单元ut1。
相反，第一下电极136和第二上电极134可以是源电极s，第三下电极190和第三上电极192可以是漏电极d。在这种情形下，漏电流可以从第一垂直晶体管单元ut1流到第二垂直晶体管单元ut2。
第一垂直晶体管单元ut1和第二垂直晶体管单元ut2可以具有取决于电流方向的相同操作特性。因此，即使在第一垂直晶体管单元ut1和第二垂直晶体管单元ut2串联连接的结构中，操作特性也可以是相同的(例如，输出的漏电流可以位于基于例如晶体管结构的预期应用或者主体电路或装置的需求的预定容限内)，而与漏电流流动的方向无关。
在这里描述的根据示例实施方式的半导体器件可以用于例如包括晶体管的存储器件或逻辑器件。
在此已经公开了示例实施方式，虽然采用了专用术语，但是它们仅以一般性和描述性意义被使用和解释而不用于限制。在一些情况下，如在提交本申请时起对于本领域的普通技术人员来说可能显然的是，结合特定实施方式描述的特征、特性和/或元件可以单独地使用，或者可以与结合其它实施方式描述的特征、特性和/或元件一起使用，除非另外地指出。因此，可以在形式和细节上进行各种改变，而不脱离在权利要求书中阐述的实施方式的精神和范围。
2017年2月27日提交且发明名称为“verticalsemiconductordevice(垂直半导体器件)”的第10-2017-0025233号韩国专利申请通过引用被整体合并于此。