本发明涉及半导体器件领域，特别涉及一种半导体器件及其封装方法。
背景技术：
封装对于半导体器件来说是必须的，也是至关重要的。封装包括芯片切割、芯片粘接、引线封装过程和模封切筋过程，其中芯片粘接工艺是将芯片固定于衬底的过程。传统的芯片粘接工艺是利用银胶或银膏实现芯片与衬底的粘接。然而，无论是银胶还是银膏中均包含较多有机成分，在烧结过程中，这些有机成分在较高的温度下与氧气反应而产生大量二氧化碳气体，一部分二氧化碳气体逸出，在逸出时使衬底与芯片之间产生空洞，另一部分二氧化碳气体未逸出留存在衬底与芯片之间，因此使得芯片与衬底之间存在大量空洞，严重影响芯片与衬底之间的热传导以及电传导等功能。
技术实现要素：
本发明的目的在于提供一种半导体器件及其封装方法，以解决现有技术中的问题。
为解决上述技术问题，本发明提供一种半导体器件的封装方法，包括：镀金属层过程：提供芯片和衬底，在所述芯片的其中一面镀上金属层，在所述衬底上与所述芯片预粘合的区域镀上金属层；预烧结过程：利用低温低压烧结工艺，将金属薄膜与所述芯片的金属层、所述衬底的金属层预烧结在一起，使所述芯片、所述金属薄膜和所述衬底联合成一个整体，所述金属薄膜、所述芯片的金属层和所述衬底的金属层由同一种金属材料形成；烧结过程：利用高温高压烧结工艺，烧结由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体；引线封装过程：将烧结完成的所述芯片、所述金属薄膜和所述衬底连接至引线框架上；模封切筋过程：利用模封工艺对所述芯片、所述金属薄膜、所述衬底和所述引线框架进行模封，并对模封后的引线框架进行切筋，以得到半导体器件封装结构。
优选地，所述金属薄膜为银薄膜，所述芯片和所述衬底上镀的金属层均为银层；或者，所述金属薄膜为金薄膜，所述芯片和所述衬底上镀的金属层均为金层。
优选地，所述烧结过程在上模具和下模具中进行，所述上模具和所述下模具对由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体进行施压和加热；所述上模具和所述下模具施加的压力大于15mpa，加热的温度为200度～300度。
优选地，所述上模具和所述下模具均包含多个单元，所述上模具的单元与所述下模的单元一一对应，用于同时烧结多个由所述芯片、所述金属薄膜和所述衬底预烧结而成的整体。
优选地，所述上模具和所述下模具的内表面的平整度均小于5μm。
优选地，所述金属薄膜的厚度小于100μm；所述金属薄膜的厚度为20μm～80μm。
优选地，所述预烧结包括：将金属薄膜与所述芯片的金属层预烧结在一起，并将烧结在所述芯片上的金属薄膜再与所述衬底的金属层预烧结在一起。
优选地，所述芯片的金属层厚度小于1μm；所述衬底的金属层厚度小于10μm；所述预烧结在贴片机中通过焊头使所述金属薄膜分别与所述芯片的金属层、所述衬底的金属层接触并预烧结在一起，所述预烧结的烧结温度为100度～150度，烧结压力为3mpa～5mpa，烧结时间为1～4秒。
优选地，所述芯片为sic芯片；所述衬底为陶瓷绝缘衬底。
本发明还提供一种半导体器件，所述半导体器件采用如上所述的封装方法制得。
由上述技术方案可知，本发明的优点和积极效果在于：
本发明在芯片和衬底上镀金属层，以在预烧结、烧结过程中与金属薄膜融合在一起，并且由于金属薄膜、芯片的金属层和衬底的金属层由同一种金属材料形成，因此，融合效果好，使得芯片、金属薄膜和衬底之间的粘结性能更好。通过预烧结过程，将金属薄膜与芯片、衬底粘结在一起，由于金属薄膜几乎不含有机成分，大大降低了芯片与衬底之间的空洞率，且由于金属薄膜的形态固定，而不像现有技术中采用的银膏或银胶具有流动性，从而避免芯片的位置发生偏移，保证了芯片在衬底上位置的准确度，降低了由于芯片位置不正确而导致的返工率，保证了后续封装过程的顺利进行。
芯片、金属薄膜和衬底预烧结成一体后，再进行烧结工艺，通过高温高压的烧结工艺，使金属薄膜与芯片的金属层、衬底的金属层中的金属颗粒发生迁移，同时高压使金属颗粒间的间隙变小，产生颗粒联合，最终形成空洞少且致密的烧结后的芯片、金属薄膜和衬底。由于空洞少，加强了芯片与基板之间的连接,使其连接强度较高,并且在后续引线封装过程中，减少了芯片暗裂的概率，提高了半导体器件的稳定，同时也提高了热传导和导电性。
附图说明
图1为本发明的半导体器件封装方法的流程图；
图2为本发明的半导体器件封装方法烧结的原理图；
图3为本发明的半导体器件封装方法预烧结的原理图。
其中，附图标记说明如下：1、芯片；2、芯片的银层；3、银薄膜；4、衬底的银层；5、衬底；6、上模具；7、下模具；8、芯片、银薄膜和衬底联合形成的整体；9、银颗粒；11、焊头。
具体实施方式
体现本发明特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本发明。
为了进一步说明本发明的原理和结构，现结合附图对本发明的优选实施例进行详细说明。
参阅图1-图3，本发明提供一种半导体器件的封装方法，包括镀银过程、预烧结过程、烧结过程、引线封装过程和模封切筋过程。
步骤s1，镀银层过程：提供芯片1和衬底5，在芯片1的其中一面镀上银层，在衬底5上与芯片1预粘合的区域镀上银层。
芯片1为sic芯片，衬底5为陶瓷绝缘衬底。其他实施例中，芯片1还可为gan芯片、gaas芯片；衬底5还可以为sic衬底、si衬底、蓝宝石衬底等。
较优地，芯片的银层2厚度小于1μm，该银层厚度应保证其具有一定的抗压强度；衬底的银层4厚度小于10μm，该银层的厚度应保证其具有一定的抗压强度。
步骤s2，预烧结过程：利用低温低压烧结工艺，将银薄膜3与芯片的银层2、衬底的银层4预烧结在一起，使芯片1、银薄膜3和衬底5联合成一个整体8。
具体地，银薄膜3几乎不含有机成分，为纯银颗粒形成的薄膜，其厚度小于100μm。较优地，银薄膜3的厚度范围为20μm～80μm。银薄膜3的银颗粒可为微米级，也可以为纳米级。
银薄膜3与芯片的银层2、衬底的银层4在低于材料熔点的温度下，产生颗粒间的吸附，通过银颗粒9传递迁移，将芯片1、银薄膜3和衬底5结合成一个整体8。且银薄膜3与芯片的银层2、衬底的银层4由同一种金属材料形成，因此，融合效果好，使得芯片1、银薄膜3和衬底5之间的粘结性能更好。通过预烧结过程，将银薄膜3与芯片1、衬底5粘结在一起，由于银薄膜3不含有机成分，大大降低了芯片1与衬底5之间的空洞率。另外，同一种金属的热膨胀系数一样，使得银薄膜3与芯片的银层2、衬底的银层4之间的热应力小，因此可适用于各种尺寸的芯片1。
为保证芯片1与衬底5的粘接质量，传统的银胶或者银膏覆盖的面积会比芯片的尺寸大得多。本发明中在预烧结过程中，银薄膜3与芯片1的尺寸相匹配即可，而无需大于芯片1的尺寸，大大提高了银薄膜3的使用率，使得银薄膜3的使用率接近100％。
相对于现有技术中可流动的银膏或银胶而言，本发明银薄膜3的形态固定且预烧结在衬底5和芯片1之间，避免芯片1的位置发生偏移，保证了芯片1位置的确定性，降低了由于芯片1位置不正确而导致的返工率，保证了后续封装过程的顺利进行。
如图2所示，本实施例中，在贴片机中通过焊头11将银薄膜3与芯片的银层2预烧结在一起，并将烧结在芯片1上的银薄膜3再与衬底的银层4预烧结在一起。预烧结的烧结温度为100度～150度，烧结压力为3mpa～5mpa，烧结时间为1～4秒。焊头11可以真空吸附芯片1，降低芯片1被划伤的风险，同时加热芯片1，使芯片1与银薄膜3结合更加紧密，防止预烧结之后芯片1的脱落。
其他实施例中，也可以先将银薄膜3与衬底的银层4预烧结在一起，再将烧结在上的银薄膜3与芯片的银层2预烧结在一起。
步骤s3，烧结过程：利用高温高压烧结工艺，烧结由芯片1、银薄膜3和衬底5预烧结而成的整体8。
通过高温高压的烧结工艺，使银薄膜3与芯片的银层2、衬底的银层4中的银颗粒9发生迁移，同时高压使银颗粒9间的间隙变小，产生颗粒联合，最终形成空洞少且致密的由芯片1、银薄膜3和衬底5联合形成的整体8。整体8的空洞越少，引线封装时出现芯片1暗裂的概率越少，半导体器件越稳定，同时热传导和导电性更好。
且高温高压烧结通过高温提升原子的能量，原子发生迁移，同时施加压力，加快原子的运动，缩短烧结的时间，使烧结时间从1个小时缩短为几分钟，有利于大规模的批量生产。
本实施例中，烧结过程在上模具6和下模具7中进行，上模具6和下模具7对由芯片、银薄膜3和衬底5预烧结而成的整体8进行施压和加热。具体地，上模具6和下模具7施加的压力大于15mpa，加热的温度为200度～300度。上模具6和下模具7不仅可提供烧结过程所需的高温高压需求，还可以在颗粒迁移时防止芯片的位移，确保芯片1的位置更加精确，大大降低了芯片1发生偏移的概率，有利于后续封装过程的进行。
较优地，上模具6和下模具7均包含多个单元，上模具6的单元与下模的单元一一对应，用于同时烧结多个由芯片、银薄膜3和衬底5预烧结而成的整体。该设计一次可以同时烧结多个由芯片1、银薄膜3和衬底5预烧结而成的整体，适用于大规模批量生产。
上模具6和下模具7的内表面的平整度均小于5μm。可以使芯片在烧结后的倾斜度较低，小于10μm。
步骤s4，引线封装过程：将烧结完成的芯片、银薄膜3和衬底5连接至引线框架上。在引线封装过程中，由于空洞少，加强了芯片与基板之间的连接，使其连接强度较高，减少了芯片暗裂的概率。
步骤s5，模封切筋过程：利用模封工艺对芯片1、银薄膜3、衬底5和引线框架进行模封，并对模封后的引线框架进行切筋，以得到半导体器件封装结构。
在本发明的另一个实施例中，金属薄膜为金薄膜，芯片1和衬底5上镀的金属层均为金层。即在芯片1的其中一面镀上金层，在衬底5上与芯片1预粘合的区域镀上金层，利用金薄膜将芯片1、衬底5依次通过预烧结过程、烧结过程、引线封装过程和模封切筋过程得到半导体器件封装结构。
本发明还提供一种采用如上的封装方法制得的半导体器件。
由上述技术方案可知，本发明的优点和积极效果在于：
本发明在芯片和衬底上镀金属层，以在预烧结、烧结过程中与金属薄膜融合在一起，并且由于金属薄膜、芯片的金属层和衬底的金属层由同一种金属材料形成，因此，融合效果好，使得芯片、金属薄膜和衬底之间的粘结性能更好。通过预烧结过程，将金属薄膜与芯片、衬底粘结在一起，由于金属薄膜几乎不含有机成分，大大降低了芯片与衬底之间的空洞率，且由于金属薄膜的形态固定，而不像现有技术中采用的银膏或银胶具有流动性，从而避免芯片的位置发生偏移，保证了芯片在衬底上位置的准确度，降低了由于芯片位置不正确而导致的返工率，保证了后续封装过程的顺利进行。
芯片、金属薄膜和衬底预烧结成一体后，再进行烧结工艺，通过高温高压的烧结工艺，使金属薄膜与芯片的金属层、衬底的金属层中的金属颗粒发生迁移，同时高压使金属颗粒间的间隙变小，产生颗粒联合，最终形成空洞少且致密的烧结后的芯片、金属薄膜和衬底。由于空洞少，加强了芯片与基板之间的连接，使其连接强度较高,并且在后续引线封装过程中，减少了芯片暗裂的概率，提高了半导体器件的稳定，同时也提高了热传导和导电性。
以上仅为本发明的较佳可行实施例，并非限制本发明的保护范围，凡运用本发明说明书及附图内容所作出的等效结构变化，均包含在本发明的保护范围内。