半导体器件的制作方法

本申请要求于2017年7月3日在韩国知识产权局递交的韩国专利申请no.10-2017-0084229的优先权，其全部内容通过引用合并于此。

示例实施例涉及半导体器件。更具体地，示例实施例涉及竖直存储器件。

背景技术：

已经开发了一种竖直存储器件，其包括在衬底上分别竖直堆叠在多个水平面处的多个存储器单元。存储器单元可以包括堆叠的导电线，并且导电线的边缘上表面可以分别用作焊盘区域。焊盘区域可以具有阶梯形状。由于堆叠的存储器单元之间的竖直距离可能减小，因此形成具有阶梯形状的焊盘区域可能变得越来越困难。

技术实现要素：

示例实施例提供了一种具有焊盘区域的半导体器件。

根据示例实施例，提供了一种半导体器件，其可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。导电图案结构可以被布置为使得在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在多个导电图案中的对应一个的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案中的每一个之间。多个导电图案中的每一个的台阶部分的下表面和台阶部分的上表面可以向上弯曲。

根据示例实施例，提供了一种半导体器件，其可以包括导电图案结构和焊盘结构。导电图案结构可以设置在衬底的第一区域上。导电图案结构可以包括交替重复堆叠的第一导电图案和第一绝缘图案。焊盘结构可以设置在衬底的第二区域上。焊盘结构可以包括交替重复堆叠的第二导电图案和第二绝缘图案。第一导电图案和第二导电图案在每个水平面中可以具有单一第一结构，并且第一绝缘图案和第二绝缘图案在每个水平面中可以具有单一第二结构，第二导电图案中的每一个可以包括延伸部分和台阶部分，并且台阶部分可以设置在第二导电图案中的对应一个的边缘处。每个第二导电图案的延伸部分可以具有基本平坦的第一下表面和基本平坦的第一上表面，并且台阶部分具有可以向上弯曲的第二下表面和可以向上弯曲的第二上表面。

根据示例实施例，提供了一种半导体器件，其可以包括导电图案结构、多个沟道结构和焊盘结构。导电图案结构可以设置在衬底的第一区域上。导电图案结构可以包括交替重复堆叠的第一导电图案和第一绝缘图案。多个沟道结构可以设置在衬底上并延伸穿过导电图案结构。焊盘结构可以设置在衬底的第二区域上。焊盘结构可以包括交替重复堆叠的第二导电图案和第二绝缘图案。第一导电图案和第二导电图案在每个水平面中可以具有单一第一结构，并且第一绝缘图案和第二绝缘图案在每个水平面中可以具有单一第二结构。第二导电图案中的每一个可以包括延伸部分和台阶部分，并且台阶部分的边缘部分的下表面和上表面中的每一个可以向上弯曲。

在示例实施例中，焊盘结构中的每个导电图案可以向上弯曲。竖直方向上的相邻导电图案之间的距离可以由于弯曲部分而增加，因此竖直方向上的相邻导电图案之间的电短路的可能性可能降低。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解示例实施例，在附图中：

图1是示出了根据示例实施例的半导体器件的横截面图；

图2是示出了半导体器件中的焊盘结构的一部分的横截面图；

图3是示出了根据示例实施例的半导体器件的横截面图；

图4至图18是示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面图和平面图。

图19至图23是示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面图。

图24是示出了根据示例实施例的半导体器件的横截面图。

图25是示出了根据示例实施例的半导体器件中的焊盘结构的一部分的横截面图。

图26和图27是示出了根据示例实施例的制造半导体器件的方法的横截面图。

具体实施方式

图1是示出了根据示例实施例的半导体器件的横截面图。图2是示出了半导体器件中的焊盘结构的一部分的横截面图。

参考图1和图2，衬底100可以包括其上可以在三个维度上形成有存储器单元的第一区域r1和其上可以形成有与存储器单元连接的布线的第二区域r2。在示例实施例中，第二区域r2可以在第一方向上与第一区域r1的边缘相邻。

导电图案结构150和沟道结构134可以形成在第一区域r1上。与导电图案结构150的侧壁接触的焊盘结构152可以形成在第二区域r2上。焊盘结构152可以具有阶梯或台阶形状。导电图案结构150和沟道结构134可以用作多个存储器单元。焊盘结构152可以连接到被配置用于向导电图案结构150供应电信号的布线。

衬底100可以包括半导体材料。衬底100可以包括例如硅衬底、锗衬底或硅锗衬底。

下文中，将描述形成在第一区域r1上的导电图案结构150。

导电图案结构150可以包括交替重复堆叠的第一导电图案138和第一绝缘图案103a。在这个方面中，第一导电图案138可以在与衬底100的上表面基本上垂直的第三方向上彼此间隔开。

第一导电图案138和第一绝缘图案103a的上表面和下表面可以是基本平坦的。特别地，第一导电图案138和第一绝缘图案103a的上表面和下表面可以基本上与衬底100的上表面平行。

每个第一导电图案138可以在第三方向上具有第一厚度t1。每个第一绝缘图案103a可以在第三方向上具有第二厚度t2。

导电图案结构150可以在第一方向上延伸。在示例实施例中，多个导电图案结构150可以在与第一方向基本上垂直的第二方向上彼此间隔开。

第一导电图案138可以包括地选择线(gsl)、串选择线(ssl)以及设置在gsl和ssl之间的多个字线。

第一导电图案138可以包括金属。在示例实施例中，第一导电图案138可以包括金属图案和阻挡层图案。金属图案可以包括例如钨、铜、钴、铝等中的任何一种或多种，并且阻挡层图案可以包括例如钛、氮化钛、钽、氮化钽等中的任何一种或多种

下文中，将描述形成在第二区域r2上的焊盘结构152。

焊盘结构152可以在第一方向上接触导电图案结构150的相对边缘中的每一个。在这个方面，导电图案结构150和焊盘结构152可以一体地形成，并且可以构成在第一方向上延伸的单一本体。

具体地，焊盘结构152可以包括交替重复堆叠的第二导电图案140和第二绝缘图案103b。在该方面，第二导电图案140和第一导电图案138可以一体地形成，并且可以构成包括基本相同的材料的单一本体。另外，第二绝缘图案103b和第一绝缘图案103a可以一体地形成，并且可以构成包括基本相同的材料的单一本体。

在示例实施例中，焊盘结构152可以在第一方向上具有阶梯形状。具体地，第二导电图案140的边缘部分可以布置为具有阶梯形状。

第二导电图案140可以根据其各自的水平面在第一方向上具有不同的长度。每个第二导电图案140可以包括延伸部分a和台阶部分b。每个第二导电图案140的延伸部分a的边缘可以接触导电图案结构150中的第一导电图案138中的对应一个的侧壁。

在示例实施例中，在第二导电图案140中，延伸部分a的第三方向上的厚度可以不同于台阶部分b的第三方向上的厚度。延伸部分a可以在第三方向上具有第一厚度t1。台阶部分b可以在第三方向上具有比第一厚度t1大的第三厚度t3。每个第二导电图案140的台阶部分b可以不与第二导电图案140中的在第三方向上与其相邻的一个重叠。

在示例实施例中，每个延伸部分a的上表面和下表面可以是基本平坦的。因此，设置在延伸部分a之间的第二绝缘图案103b的上表面和下表面也可以是基本平坦的。

在示例实施例中，台阶部分b可以具有包括基本平坦的下表面的第一部分b1和包括向上弯曲的下表面的第二部分b2。在第二部分b2中，第二导电图案140的下表面和上表面可以不是平坦的，而是替代地可以向上弯曲。

第一部分b1的下表面可以由第二绝缘图案103b支撑。第二部分b2的下表面和侧壁可以由氧化硅层112支撑。在示例实施例中，氧化硅层112可以填充第二导电图案140中的一个与其上的相邻一个的第二导电图案140的第二部分b2之间的凹部。

在示例实施例中，第二导电图案140中的一个的第二部分b2的端部与其下的相邻一个的第二导电图案140的台阶部分b之间的第二距离d2可以大于第二绝缘图案103b的第二厚度t2。随着第二部分b2的上表面和下表面以相对广的角度向上弯曲，或者第二部分b2的第一方向上的长度增加，则第二距离d2可以增加。当第二距离d2增加时，焊盘结构152中的第二导电图案140之间发生电短路的可能性可以降低。

在示例实施例中，第二部分b2的第三厚度t3可以等于或大于第一厚度t1和第二厚度t2之和。根据第二部分b2的上表面和下表面的弯曲程度以及第二部分b2的长度，可以不发生焊盘结构152中的第二导电图案140之间的电短路。

在一些示例实施例中，第二部分b的第三厚度t3可以小于第一厚度t1和第二厚度t2之和。

上绝缘中间层120可以被设置为覆盖导电图案结构150和焊盘结构152。上绝缘中间层120的上表面可以是基本平坦的。因此，焊盘结构152上的上绝缘中间层129的一部分的厚度可以大于导电图案结构150上的上绝缘中间层120的一部分的厚度。

沟道结构134可以延伸穿过导电图案结构150和上绝缘中间层120，并且可以具有柱形状。虚设沟道结构(未示出)可以延伸穿过上绝缘中间层120和焊盘结构152。

在示例实施例中，可以在衬底100和沟道结构134之间形成半导体图案124。在这种情况下，每个沟道结构134可以形成在半导体图案124上。在一些示例实施例中，沟道结构134可以与衬底100直接物理接触。

在示例实施例中，沟道结构134可以包括介电结构126、沟道128、填充绝缘图案130和上导电图案132。在示例实施例中，沟道128可以具有中空圆柱形状或杯状形状。沟道128可以包括多晶硅或单晶硅。沟道128的一部分可以掺杂有p型杂质，例如硼。填充绝缘图案130可以形成在沟道128上以填充沟道128的内部空间。填充绝缘图案130可以包括绝缘材料，例如氧化硅。在一些示例实施例中，沟道128可以具有实心圆柱形状或柱形状，并且在这种情况下，可以不形成填充绝缘图案130。介电结构126可以围绕沟道128的外侧壁。介电结构126可以包括顺序堆叠在沟道128的外侧壁上的隧穿绝缘层、电荷存储层和阻塞介电层。阻塞介电层可以包括氧化物(例如氧化硅)或金属氧化物(例如氧化铪、氧化铝)等。电荷存储层可以包括氮化物(例如，氮化硅)或金属氧化物。隧穿绝缘层可以包括氧化物，例如氧化硅。上导电图案132可以包括例如多晶硅。

半导体图案124可以包括例如多晶硅或单晶硅。

接触插塞160可以接触焊盘结构152，并且可以延伸穿过上绝缘中间层120。在示例实施例中，接触插塞160可以形成在台阶部分b的第一部分b1上。在示例实施例中，接触插塞160可以包括阻挡层金属图案和金属图案。

布线线路(未示出)可以形成在接触插塞160上。

图3是示出了根据示例实施例的半导体器件的横截面图。

除了焊盘结构中的第二导电图案的边缘部分之外，图3的半导体器件可以与图1和图2所示的半导体器件基本相同。

参考图3，第二导电图案140可以包括台阶部分b(参考图2)和延伸部分a(参考图2)。台阶部分b可以具有比延伸部分a的厚度大的第三厚度t3。台阶部分b可以包括具有基本平坦的下表面的第一部分b1和具有向上弯曲的下表面的第二部分b2。第二部分b2的上表面的边缘可以向下弯曲，并且因此第二部分b2的边缘部分可以相对较薄。

图4至图18是示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面图和平面图。

具体地，图13和图15是平面图，并且图4到图12、图14、图16和图18是平面图。

参考图4，初步模制结构106可以形成在衬底100的第一区域r1和第二区域r2上。

具体而言，绝缘层102和牺牲层104可以交替重复地堆叠在衬底100上以形成初步模制结构106。在示例实施例中，最下绝缘层102可以用作焊盘绝缘层。

在示例实施例中，牺牲层104可以在第三方向上具有第一厚度t1，并且绝缘层102可以在第三方向上具有第二厚度t2。

在示例实施例中，绝缘层102可以由氧化物基材料形成，例如氧化硅、sic、siof等。在示例实施例中，牺牲层104可以由氮化物基材料形成，例如氮化硅和/或氮化硼硅。

参考图5，可以顺序蚀刻第二区域r2上的初步模制结构106的边缘部分，以形成包括交替重复堆叠的绝缘图案102a和牺牲层图案104a的初步台阶模制结构106a。在示例实施例中，第二区域r2上的初步台阶模制结构106a可以具有阶梯形状。

初步台阶模制结构106a中的每个台阶可以包括一个绝缘图案102a和堆叠在其上的一个牺牲层图案104a。在每个台阶中，牺牲层图案104a可以被暴露。因此，每个牺牲层图案104a的与其上设置的牺牲层图案104a中的多个不重叠的部分可以被暴露。

在形成在第二区域r2上的初步台阶模制结构106a中，牺牲层图案104a的边缘上表面和侧壁以及绝缘图案102a的侧壁可以被暴露。

包括在第一区域r1上的初步台阶模制结构106a中的牺牲层图案104a可以通过后续工艺用导电图案结构中的第一导电图案替代。

包括在第二区域r2上的初步台阶模制结构106a中的牺牲层图案104a可以通过后续工艺用导电图案结构中的第二导电图案替代。

参考图6，每个绝缘图案102a的横向部分可以被部分蚀刻以形成凹部108。

用于形成凹部108的蚀刻工艺可以包括各向同性蚀刻工艺(例如，湿法蚀刻工艺)或各向同性干法蚀刻工艺。在示例实施例中，可以通过使用相对于氮化硅具有蚀刻选择性的蚀刻剂来去除绝缘图案102a。例如，蚀刻剂可以包括氢氟酸(hf)。

凹部108可以形成在初步台阶模制结构106a的边缘部分中的牺牲层图案104a之间。在这个方面，凹部108可以由绝缘图案102a的侧壁、下面的牺牲层图案104a的上表面以及上面的牺牲层图案104a的下表面限定。

在凹部108中，上面的牺牲层图案104a的一端与绝缘图案102a的侧壁之间的第一方向上的距离可以被称为凹部108的深度d1。

每个牺牲层图案104a的暴露部分可以通过后续工艺用作台阶部分。台阶部分可以包括具有基本平坦的下表面的第一部分以及具有向上弯曲的上表面和下表面的第二部分。

牺牲层图案104a的边缘可以不被绝缘图案102a支撑，并且可以在第一方向上从绝缘图案102a的侧壁突出。通过后续工艺，牺牲层图案104a的边缘可以用作台阶部分中的第二部分。随着凹部108的深度d1增加，第二部分的第一方向上的长度可以增加。通过控制凹部108的深度d1，可以控制第二部分的第一方向上的长度。

取决于凹部108的深度d1，牺牲层图案104a的弯曲部分的高度可以变化。通过控制凹部108的深度d1，可以控制牺牲层图案104a的弯曲部分的高度。

随后形成的台阶部分可以包括具有基本平坦的下表面的第一部分b1。在示例实施例中，凹部108的深度d1可以小于台阶部分中的牺牲层图案104a的暴露部分的第一方向上的长度。

参考图7和图8，多晶硅层110可以共形地形成在初步台阶模制结构106a的表面上。

在示例实施例中，如图7所示，多晶硅层110可以形成为完全填充凹部108。在这种情况下，多晶硅层110的厚度可以等于或大于第二厚度t2的一半。

在一些示例实施例中，如图8所示，多晶硅层110可以沿着凹部108的表面形成而不完全填充凹部108。在这种情况下，多晶硅层110的厚度可以小于第二厚度t2的一半。

多晶硅层110可以通过cvd(化学气相沉积)工艺或ald(原子层沉积)工艺形成。

参考图9，多晶硅层110可以被氧化以形成氧化硅层112。在氧化工艺中，牺牲层图案104a可以不被氧化。在这方面，牺牲层图案104a可以用作氧化阻塞层。

氧化工艺可以包括湿法氧化工艺或干法氧化工艺。例如，湿法氧化工艺可以在低于约800℃的温度下进行。

在示例实施例中，多晶硅层110可以被完全氧化以形成氧化硅层112。因此，氧化硅层112可以完全填充凹部108。氧化硅层112可以覆盖牺牲层图案104a的暴露部分的上表面和牺牲层图案104a的侧壁。

由于氧化硅层112可以通过氧化多晶硅层110而形成，所以氧化硅层112的厚度可以大于多晶硅层110的厚度。当形成氧化硅层112时，可能发生鸟喙效应，由此增加在第三方向上可能发生体积膨胀以及可能生成很大应力的可能性。因此，氧化硅层112上的牺牲层图案104a的一部分可以向上弯曲，使得牺牲层图案104a的上表面和下表面的高度可以增加。具体地，牺牲层图案104a在第一方向上从绝缘图案102a的侧壁突出的部分可以弯曲以变得更高。

覆盖牺牲层图案104a的上表面和侧壁的氧化硅层112的厚度可以大于多晶硅层110的厚度。在示例实施例中，多晶硅层110的厚度可以等于或大于第二厚度t2。在一些示例实施例中，多晶硅层110的厚度可以小于第二厚度t2。

在执行上述工艺之后，牺牲层图案104a的厚度可以基本上不变。具体地，牺牲层图案104a可以在第三方向上具有第一厚度t1。

参考图10，可以在氧化硅层112上形成掩模图案114，以覆盖第一区域r1上的初步台阶模制结构106a的一部分。第二区域r2上的氧化硅层112可以被掩模图案114暴露。可以在氧化硅层112的上表面上执行表面处理，使得氧化硅层112可以被破坏。

表面处理可以包括杂质注入工艺。在示例实施例中，杂质注入工艺可以包括离子注入工艺。可以注入杂质以破坏氧化硅层，使得导电型的杂质不受限制。杂质可以包括例如硼、砷、磷等中的任何一种。

氧化硅层112可以覆盖具有台阶形状的牺牲层图案104a。氧化硅层112的处理部分116的蚀刻速率可以不同于氧化硅层112的未处理部分的蚀刻速率。在示例实施例中，在相同的蚀刻条件下，氧化硅层112的处理部分116的蚀刻速率可以高于氧化硅层112的未处理部分的蚀刻速率。

绝缘图案102a可以不被暴露，使得绝缘图案102a不会被表面处理破坏。因此，绝缘图案102a的蚀刻速率可以不同于氧化硅层112的处理部分116的蚀刻速率。

当在与衬底100的表面垂直的方向上注入杂质时，杂质可以不被注入到氧化硅层112的在牺牲层图案104a的侧壁上的部分中。此外，杂顾可以不被注入到氧化硅层112的填充凹部108的部分中。因此，氧化硅层112的在牺牲层图案104a的侧壁上的部分和氧化硅层112的填充凹部108的部分可以不被损坏。

掩模图案114可以被移除。

参考图11，可以在氧化硅层112上形成上绝缘中间层120以覆盖初步台阶模制结构106a。上绝缘中间层120的上表面可以高于初步台阶模制结构106a的上表面。上绝缘中间层120的上表面可以是基本平坦的。

在示例实施例中，上绝缘中间层120可以通过沉积包括例如氧化硅、sioc、siof等中的任何一种的氧化物层并且平坦化氧化物层的上表面来形成。平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀刻工艺。

参考图12和图13，可以对第一区域r1上的初步台阶模制结构106a和上绝缘中间层120进行各向异性蚀刻，以形成分别暴露衬底100的上表面的多个沟道孔122。通道孔122可以穿过初步台阶模制结构106a和上绝缘中间层120而形成。多个沟道结构134可以分别形成在沟道孔122中。

在示例实施例中，在形成沟道结构134之前，可以在沟道结构134下方进一步形成半导体图案124，并且半导体图案124可以与衬底100接触。具体地，半导体图案124可以通过使用由沟道孔122暴露的衬底100的顶表面作为晶种的选择性外延生长(seg)工艺形成。沟道结构134可以形成在半导体图案124上以填充沟道孔122。

在示例实施例中，沟道结构134可以包括介电结构126、沟道128、填充绝缘图案130和上导电图案132。介电结构126可以包括顺序堆叠在沟道上的隧穿绝缘层、电荷存储层和阻塞介电层。上导电图案132可以形成在介电结构126、沟道128和填充绝缘图案130上。上导电图案132可以由例如多晶硅形成。

在一些示例实施例中，虚设沟道结构(未示出)可以穿过第二区域r2上的初步台阶模制结构106a和上绝缘中间层120而进一步形成。当沟道结构134形成在第一区域r1上时，虚设沟道结构还可以形成在第二区域r2上。因此，沟道结构134和虚设沟道结构可以是基本相同的堆叠结构。

参考图14和图15，初步台阶模制结构106a和上绝缘中间层120可以被各向异性蚀刻以形成在第一方向上延伸的开口135。因此，初步台阶模制结构106a可以被划分为分离的片以在相邻开口135之间形成台阶模制结构106b。衬底100的上表面可以被开口135暴露。

台阶模制结构106b在第一区域r1上的部分可以通过后续工艺由导电图案结构替代。台阶模制结构106b在第二区域r2上的部分可以通过后续工艺由焊盘结构替代。

可以将杂质注入到由开口135暴露的衬底100的上表面上以形成杂质区域(未示出)。杂质可以包括n型杂质，例如磷、砷等

可以通过各向同性蚀刻工艺去除由开口135暴露的牺牲层图案104a和氧化硅层112的处理部分116。各向同性蚀刻工艺可以包括湿法蚀刻工艺或各向同性干法蚀刻工艺。在湿法蚀刻工艺中，蚀刻剂可以包括氢氟酸(hf)。在各向同性干法蚀刻工艺中，蚀刻气体可以包括氨(nh3)。

在各向同性蚀刻工艺中，可以完全去除牺牲层图案104a，并且还可以去除通过去除牺牲层图案104a而暴露的氧化硅层112的处理部分116。

通过去除牺牲层图案104a和氧化硅层112的处理部分116，可以在第三方向上在绝缘图案102a之间形成间隙136。

通过仅去除牺牲层图案104a而形成的第一间隙可以在第三方向上具有第一厚度t1。通过去除牺牲层图案104a和氧化硅层112的处理部分116而形成的第二间隙可以在第三方向上具有比第一厚度t1大的第三厚度t3。

在示例实施例中，间隙136的厚度和形状可以根据氧化硅层112中的杂质浓度和氧化硅层112的厚度而变化。在一些示例实施例中，如图16所示，氧化硅层112的在牺牲层图案104a的边缘上的部分可以具有相对低浓度的杂质。因此，间隙136的由牺牲层图案104a的边缘形成的部分可以具有小于第三厚度t3的厚度。在这种情况下，图3所示的半导体器件可以通过后续工艺制造。

参考图17，导电材料可以填充间隙136以在第一区域r1上形成第一导电图案138，并在第二区域r2上形成第二导电图案140。

因此，可以在第一区域r1上形成包括交替堆叠布置中的第一导电图案138和第一绝缘图案103a的导电图案结构150。此外，可以在第二区域r2上形成包括交替堆叠布置中的第二导电图案140和第二绝缘图案103b且具有阶梯形状的焊盘结构152。

第一导电图案138和第二导电图案140中的每一个可以包括金属。在示例实施例中，第一导电图案138和第二导电图案140中的每一个可以包括金属图案和阻挡层金属图案。金属图案可以包括例如钨、铜、钴、铝等中的任何一种，并且阻挡层图案可以包括例如钛、氮化钛、钽、氮化钽等中的任何一种。

第一导电图案138可以在第三方向上具有第一厚度t1。

第二导电图案140的边缘部分可以在第一方向上具有阶梯形状。每个第二导电图案140可以包括延伸部分a(参考图2)和台阶部分b(参考图2)。在每个第二导电图案140中，延伸部分a可以在第三方向上具有第一厚度t1，并且阶梯部分b可以在第三方向上具有第三厚度t3。在台阶部分b中，第二导电图案140可以在第三方向上彼此不重叠。

参考图2，台阶部分b可以包括具有基本平坦的表面的第一部分b1和具有弯曲表面的第二部分b2。具体地，第一部分b1中的第二导电图案的下表面可以是基本平坦的。第二导电图案140的下表面和上表面可以向上弯曲。

如上所述，在第二导电图案140中，台阶部分b的厚度可以大于延伸部分a的厚度。第一部分b1和延伸部分a的下表面可以彼此共面。第二部分b2的下表面可以高于第一部分b1和延伸部分a的下表面。延伸部分a的上表面可以低于台阶部分b的上表面。在台阶部分b中，第一部分b1的上表面可以低于第二部分b2的上表面。

随着台阶部分b的厚度增加，台阶部分b中的第二导电图案140之间的距离可能减小。因此，第二导电图案140之间在第三方向上可能发生电短路。

然而，在示例实施例中，因为第二部分b2的上表面和下表面可以向上弯曲，所以台阶部分b的第二导电图案140之间的距离d2可以增加。

参考图18，接触插塞160可以分别穿过上绝缘中间层120形成在焊盘结构152中的第二导电图案140上。在示例实施例中，接触插塞160可以与台阶部分b中的第一部分b1的上表面接触。

具体地，可以蚀刻上绝缘中间层120和第二绝缘图案以形成接触孔，以暴露焊盘结构152中的每个第二导电图案140。可以在接触孔的内壁上形成阻挡层，并且可以在阻挡层上形成金属层以填充接触孔。金属层和阻挡层可以被平坦化，直到上绝缘中间层120可以被暴露。

当台阶部分b的厚度为薄时，接触插塞160可能不容易形成在第二导电图案140中的目标第二导电图案上。因此，接触插塞160可以穿过第二导电图案140中的目标第二导电图案，并且可以与其下方的另一个第二导电图案140接触。

然而，在示例实施例中，因为台阶部分b的厚度可以相对较厚，所以接触插塞160可以容易地形成在第二导电图案140中的目标第二导电图案上。

电连接到接触插塞160的布线(未示出)可以形成在上绝缘中间层120上。布线可以在第二方向上延伸。

图19至图23是示出了根据示例实施例的制造半导体器件的方法的各阶段的横截面图。

除了形成第二导电图案之外，该方法可以基本上与图4至图18所示的方法相同或相似。

首先，可以执行上面参考图4至图9描述的过程。

参考图19，覆盖初步台阶模制结构106a的氧化硅层112可以被各向异性地蚀刻以形成间隔物112a。各向异性蚀刻工艺可以包括干法蚀刻工艺。间隔物112a可以填充凹部108并且可以覆盖牺牲层图案104a的侧壁。

当氧化硅层112被各向异性蚀刻时，台阶部分的牺牲层图案104a的上表面可以被暴露。在各向异性蚀刻工艺期间，牺牲层图案104a的侧壁上的氧化硅层112可能几乎不被蚀刻。

参考图20，掩模图案114a可以形成为覆盖第一区域r1上的初步台阶模制结构106a。可以通过选择性沉积工艺在牺牲层图案104a的暴露部分上选择性地形成第二牺牲层170，在该选择性沉积工艺中，层可以仅沉积在特定下面的层上。在这方面，第二牺牲层170可以不形成在除了牺牲层图案104a之外的下面的层上。第二牺牲层170可以由与牺牲层图案104a的材料基本相同的材料形成。在示例实施例中，第二牺牲层170可以由例如氮化硅、氮氧化硅等中的任何一种形成。

第二区域r2上的初步台阶模制结构106a可以具有阶梯形状。第二区域r2上的初步台阶模制结构106a可以包括第一部分和第二部分，在第一部分中上牺牲层图案和下牺牲层图案104a可以彼此重叠，在第二部分中上牺牲层图案和下牺牲层图案104a可以不彼此重叠。第二牺牲层170可以形成在牺牲层图案104a的第二部分上，并且第二牺牲层170可以与间隔物112a的下侧壁接触。

台阶部分中的第二导电图案140的厚度可以根据第二牺牲层170的厚度而变化。

在示例实施例中，第二牺牲层170的厚度可以大于绝缘图案102a的第二厚度t2。在一些示例实施例中，第二牺牲层170的厚度可以小于第二厚度t2。

可以去除覆盖第一区域r1上的初步台阶模制结构106a的掩模图案114a。

在示例实施例中，第二牺牲层170可能不容易沉积在牺牲层图案104a的边缘部分上。因此，第二牺牲层170的形成在牺牲层图案104a的边缘部分上的部分可以相对较薄。在这种情况下，牺牲层图案104a的边缘部分的厚度可以小于第三厚度t3。因此，图3所示的半导体器件可以通过后续工艺制造。

参考图21，可以形成上绝缘中间层120以覆盖初步台阶模制结构106a。多个沟道结构134可以穿过第一区域r1中的初步台阶模制结构106a和上绝缘中问层120而形成。

这些工艺可以与上面参考图11至图13所描述的工艺基本相同。

参考图22，可以蚀刻初步台阶模制结构106a以形成在第一方向上延伸的开口。可以将杂质注入到由开口暴露的衬底100上以形成杂质区(未示出)。杂质可以包括n型杂质，例如磷、砷等。

可以通过各向同性蚀刻工艺去除由开口和第二牺牲层170暴露的牺牲层图案104a。因此，可以在第三方向上在绝缘图案102a之间形成间隙136。

如图17和图18所示的上述工艺可以被执行，使得可以制造图23所示的半导体器件。

参考图23，半导体器件可以包括在第二导电图案140的侧壁和边缘下部分上包括氧化硅的间隔物112a。间隔物112a可以在第三方向上填充相邻第二导电层140之间的凹部。间隔物112a可以覆盖台阶部分中的第二导电图案140的下侧壁。

图24是示出了根据示例实施例的半导体器件的横截面图。图25是示出了根据示例实施例的半导体器件中的焊盘结构的一部分的横截面图。

除了焊盘结构中的第二导电图案的形状之外，图24的半导体器件可以与图1所示的半导体器件基本相同。

参考图24和图25，第一导电图案138和第二导电图案140a的厚度可以彼此基本相等。

具体地，第一导电图案138可以具有第一厚度t1。第二导电图案140a可以包括台阶部分b′和延伸部分a′。台阶部分b′和延伸部分a′中的每一个可以具有第一厚度t1。

在第二导电图案140a中，台阶部分b′的上表面和下表面可以不是基本平坦的。在台阶部分中，台阶部分b′的上表面和下表面的部分可以向上弯曲，并且台阶部分b′的上表面和下表面的其他部分可以是基本平坦的。类似地，如图1所示，台阶部分b′可以包括具有基本平坦的下表面的第一部分b1′和具有向上弯曲的上表面的第二部分b2′。

图26和图27是示出了根据示例实施例的制造半导体器件的方法的横截面图。

除了一些工艺之外，该方法可以与参考图4至图18所示的方法基本相同。

首先，可以执行如上参考图4至图9描述的工艺，然而，可以不执行如上参考图10所述的表面处理工艺。

参考图26，上绝缘中间层120可以形成在氧化硅层上以覆盖初步台阶模制结构106a。上绝缘中间层120的上表面可以高于初步台阶模制结构106a的上表面。上绝缘中间层120的上表面可以是基本平坦的。

用于形成上绝缘中间层120的工艺可以与如上参考图11描述的工艺基本相同。

参考图27，可以执行如上参考图12至图15描述的工艺。

具体地，沟道结构134可以穿过初步台阶模制结构106a和上绝缘中间层120而形成。初步台阶模制结构106a可以被蚀刻以形成在第一方向上延伸的开口。因此，台阶模制结构106b可以形成在相邻开口之间。由开口暴露的牺牲层图案104a可以通过蚀刻工艺去除。在示例实施例中，蚀刻工艺可以包括各向同性蚀刻工艺。

由于不在氧化硅层112上执行表面处理工艺，所以可以不通过蚀刻工艺来蚀刻氧化硅层112。

可以通过去除牺牲层图案104a来形成第三方向上的相邻绝缘图案102a之间的间隙136。间隙136可以在第三方向上具有第一厚度t1。

可以执行如上参考图17和图18描述的工艺，并且可以制造图24所示的半导体器件。

前述内容是对示例实施例的说明，而不应被解释为对其的限制。虽然已经描述了一些示例实施例，但是本领域普通技术人员将容易理解，在不实质上脱离本发明构思的新颖教义和优点的前提下，可以在示例实施例中进行多种修改。因此，所有这种修改旨在被包括在如在权利要求中限定的本发明构思的范围内。在权利要求中，装置加功能条款旨在包含在执行所述功能时本文所述的结构，并且不仅包括结构等同物还包括等同结构。因此，将理解到，前述是对各种示例实施例的说明，而不应被解释成限制为所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。