纳米线围栅MOS器件及其制备方法与流程

本发明涉及半导体技术领域，具体而言，涉及一种纳米线围栅mos器件及其制备方法。

背景技术

在先进cmos制造中，纳米线沟道与环栅结合的方式成为解决<5nm以下制程的热点技术。目前纳米线围栅mos器件主要包括两种制备方法：第一种方法是采用外延生长的方式在衬底上生长出si/gesi的叠层，然后通过选择性腐蚀其中的gesi留下si的纳米线。其优点为工艺与finfet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会收到影响。第二种方法是采用直接刻蚀衬底硅的方法(各向异性刻蚀与各向同性刻蚀交替)形成凸凹侧壁的硅条，再采用氧化的方法来形成彼此独立的纳米线。该方法做出沟道为衬底自身的单晶硅，质量比前者强，但是在替代的假栅刻蚀过程中纳米线之间的假栅材质容易残留，从而导致假栅刻蚀后的侧墙工艺(spacer无法完全覆盖住侧壁，假栅去除工艺步骤会沿着残留通道一致腐蚀形成空洞，高k金属栅回填时会填满这些空洞，会导致有效栅长偏长，并在源漏间产生寄生电容，影响器件性能。

技术实现要素：

本发明的主要目的在于提供一种纳米线围栅mos器件及其制备方法，以解决现有技术中在制备纳米线围栅mos器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种纳米线围栅mos器件的制备方法，包括以下步骤：s1，对衬底进行刻蚀，形成纳米线堆叠，沿垂直于衬底的方向上纳米线堆叠中相邻的纳米线之间具有凹槽；s2，采用化学气相沉积工艺将介电材料填充到凹槽中，形成包裹纳米线的鳍结构，纳米线的堆叠方向为鳍结构的高度方向，介电材料；s3，形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，纳米线具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；s4，去除第一鳍体段和第三鳍体段，以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极；s5，去除假栅及第二鳍体段，以使纳米线中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构。

进一步地，采用高深宽比填充工艺或原子层沉积工艺填充介电材料，优选介电材料为sio2。

进一步地，步骤s2包括以下步骤：s21，在刻蚀后的衬底上沉积介电材料，以使部分介电材料填充于凹槽中；s22，对除了填充于凹槽之外的介电材料进行各向异性刻蚀，以得到包裹纳米线的鳍结构。

进一步地，步骤s3包括以下步骤：s31，在刻蚀后的衬底上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；s32，刻蚀假栅预备层，以形成位于第二鳍体段上方的凸起部，凸起部的延伸方向垂直于鳍结构的延伸方向；s33，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的侧墙，假栅预备层在凸起部的两侧具有未被掩膜层覆盖的裸露表面；s34，刻蚀去除裸露表面对应的部分预备层，以形成覆盖第二鳍体段的假栅。

进一步地，在步骤s4中，采用缓冲氧化物刻蚀液腐蚀去除第一鳍体段和第三鳍体段。

进一步地，步骤s5包括以下步骤：s51，在刻蚀后的衬底上沉积绝缘材料并进行平坦化处理，以使绝缘材料包裹纳米线中的第一区域和第三区域，并使假栅对应第二鳍体段的部分表面裸露；s52，依次刻蚀去除假栅和第二鳍体段，以使纳米线中的第二区域裸露；s53，绕第二区域的外周形成栅堆叠结构。

进一步地，在步骤s52中，采用tmha溶液选择性腐蚀去除假栅，采用缓冲氧化物刻蚀液腐蚀去第二鳍体段。

进一步地，在步骤s53中，顺序绕第二区域的外周形成高k介质层和栅极。

根据本发明的另一方面，提供了一种纳米线围栅mos器件，包括：衬底；纳米线堆叠，位于衬底上，纳米线堆叠中的纳米线包括沿长度方向顺次连接的第一区域、第二区域和第三区域；栅堆叠结构，环绕第二区域设置；以及源/漏极，位于第一区域和第三区域中。

进一步地，栅堆叠结构包括高k介质层和栅极，高k介质层环绕第二区域设置，栅极环绕高k介质层设置。

应用本发明的技术方案，提供了一种纳米线围栅mos器件的制备方法，由于该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(finfet)制造工艺兼容。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了在本申请实施方式所提供的纳米线围栅mos器件的制备方法中，对衬底进行刻蚀以形成凹槽堆叠后的基体剖面结构示意图；

图2示出了对图1所示的凹槽堆叠进行热氧化以形成纳米线堆叠后的基体剖面结构示意图；

图3示出了在图2所示的刻蚀后的衬底上沉积介电材料以使部分介电材料填充于凹槽中后的基体剖面结构示意图；

图4示出了对图3所示的除了填充于凹槽之外的介电材料进行各向异性刻蚀以得到包裹纳米线的鳍结构后的基体剖面结构示意图；

图5示出了去除图4所示的第一硬掩膜后的基体剖面结构示意图；

图6示出了在图5所示的刻蚀后的衬底上沉积假栅材料以形成假栅预备层后的基体剖面结构示意图；

图7示出了刻蚀图6所示的假栅预备层以形成位于第二鳍体段上方的凸起部后的基体剖面结构示意图；

图8示出了图7所示的基体在a-a′方向的断面结构示意图；

图9示出了在图7所示的假栅预备层上形成第三硬掩膜后的基体剖面结构示意图；

图10示出了图9所示的基体在a-a′方向的断面结构示意图；

图11示出了形成包裹图9所示的凸起部的掩膜层后的基体剖面结构示意图；

图12示出了图11所示的基体在a-a′方向的断面结构示意图；

图13示出了刻蚀去除图11所示的裸露表面对应的部分预备层以形成覆盖第二鳍体段的假栅后的基体剖面结构示意图；

图14示出了图13所示的基体在a-a′方向的断面结构示意图；

图15示出了去除图14所示的第一鳍体段和第三鳍体段以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极后的基体剖面结构示意图；

图16示出了图15所示的基体在b-b′方向的断面结构示意图；

图17示出了在图15所示的刻蚀后的衬底上沉积绝缘材料并进行平坦化处理后的基体剖面结构示意图；

图18示出了图17所示的基体在b-b′方向的断面结构示意图；

图19示出了依次刻蚀去除图17所示的假栅和第二鳍体段以使纳米线中的第二区域裸露后的基体剖面结构示意图；

图20示出了图19所示的基体在b-b′方向的断面结构示意图；

图21示出了绕图19所示的第二区域的外周形成栅堆叠结构后的基体剖面结构示意图；

图22示出了图21所示的基体在b-b′方向的断面结构示意图；

图23示出了在本申请实施方式所提供的纳米线围栅mos器件的剖面结构示意图；

图24示出了图23所示的纳米线围栅mos器件在b-b′方向的断面结构示意图。

其中，上述附图包括以下附图标记：

100、衬底；110、第一硬掩膜；120、凹槽；130、纳米线；140、介电材料；141、鳍结构；150、假栅预备层；151、凸起部；152、假栅；160、第二硬掩膜；170、第三硬掩膜；180、掩膜层；190、源/漏极；200、绝缘材料；210、栅堆叠结构。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所介绍的，现有技术中在制备纳米线围栅mos器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留。本发明的发明人针对上述问题进行研究，提出了一种纳米线围栅mos器件的制备方法，包括以下步骤：s1，对衬底100进行刻蚀，形成纳米线堆叠，沿垂直于衬底100的方向上纳米线堆叠中相邻的纳米线130之间具有凹槽120；s2，采用化学气相沉积将介电材料140填充到凹槽120中，形成包裹纳米线130的鳍结构141，纳米线130的堆叠方向为鳍结构141的高度方向；s3，形成跨鳍结构141的假栅152，鳍结构141由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅152覆盖第二鳍体段，纳米线130具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；s4，去除第一鳍体段和第三鳍体段，以使纳米线130中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极190；s5，去除假栅152及第二鳍体段，以使纳米线130中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构210。

上述纳米线围栅mos器件的制备方法中由于在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹纳米线的鳍结构，然后再形成跨鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(finfet)制造工艺兼容。

下面将更详细地描述根据本发明提供的纳米线围栅mos器件的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

首先，执行步骤s1：对衬底100进行刻蚀，形成纳米线堆叠，沿垂直于衬底100的方向上纳米线堆叠中相邻的纳米线130之间具有凹槽120，如图1和图2所示。

上述衬底100可以是硅基衬底，例如体硅、soi、应变硅、gesi中的一种，也可以采用三五族材料，优选为体硅衬底。

在上述步骤s1中，可以采用现有技术中常规的工艺方法形成上述纳米线堆叠，在一种优选的实施方式中，上述步骤s1包括以下过程：在衬底100上，采用化学气相沉积等工艺沉积一层掩膜材料并图形化以形成第一硬掩膜110；以第一硬掩膜110为掩模，对上述衬底100进行刻蚀，形成相对的凹槽120，此时，对衬底100进行刻蚀的刻蚀性气体可以为sf6、sf6/o2、sf6/o2/ar或sf6与其他气体的组合，从而实现对干法刻蚀的调控；利用c4f6或c4f8等钝化性气体在凹槽120的底部和侧壁形成钝化保护层；然后，交替执行通入离子体刻蚀和通入钝化性气体进行钝化形成聚合物保护层的步骤，以得到凹槽堆叠，如图1所示；随后，上述凹槽堆叠进行高温热氧化处理，以得到表面具有氧化物层的纳米线堆叠，纳米线堆叠的内部形成较为圆滑的纳米线130，如图2所示。

在执行完上述步骤s1之后，执行步骤s2：采用化学气相沉积工艺(cvd)将介电材料140填充到凹槽120中，形成包裹纳米线130的鳍结构141，纳米线130的堆叠方向为鳍结构141的高度方向，如图3至图5所示。

在上述步骤s2中，为了保证材料能够具有较高的填充能力，优选地，采用高深宽比工艺填充介电材料140，或采用等离子体增强工艺填充介电材料140，更为优选地，上述介电材料140为sio2。

在一种优选的实施方式中，上述步骤s2包括以下步骤：s21，在刻蚀后的衬底100上沉积上述介电材料140，以使部分介电材料140填充于凹槽120中，如图3所示；s22，对除了填充于凹槽120之外的介电材料140进行各向异性刻蚀，以得到包裹纳米线130的鳍结构141，如图4所示。

当在上述步骤s1中形成有第一硬掩膜110时，在上述步骤s21中，可以通过平坦化处理使沉积的介电材料140与第一硬掩膜110的上表面齐平，得到如图3所示的结构；然后，在上述步骤s22中，以第一硬掩膜110为掩模，对上述介电材料140进行各向异性刻蚀，从而得到包裹纳米线130的鳍结构141，得到如图4所示的结构；随后，去除上述第一硬掩膜110，得到如图5所示的结构。

在执行完上述步骤s2之后，执行步骤s3：形成跨鳍结构141的假栅152，鳍结构141由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅152覆盖第二鳍体段，纳米线130具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域，如图6至图14所示。

在一种优选的实施方式中，上述步骤s3包括以下步骤：s31，在刻蚀后的衬底100上沉积假栅材料，以形成假栅预备层150，假栅预备层150的上表面高于鳍结构141的上表面，如图6所示；s32，刻蚀假栅预备层150，以形成位于第二鳍体段上方的凸起部151，凸起部151的延伸方向垂直于鳍结构141的延伸方向，如图7和图8所示；s33，形成包裹凸起部151的掩膜层180，掩膜层180具有覆盖于凸起部151两侧表面的侧墙，假栅预备层150在凸起部151的两侧具有未被掩膜层180覆盖的裸露表面，如图9至图12所示；s34，刻蚀去除裸露表面对应的部分预备层150，以形成覆盖第二鳍体段的假栅152，如图13和图14所示。

在上述步骤31中，在沉积假栅材料之后，可以通过平坦化处理以使假栅预备层150具有平坦的表面，得到如图6所示的结构；在上述步骤s32中，可以在采用化学气相沉积等工艺沉积一层掩膜材料并图形化以形成第二硬掩膜160，第二硬掩膜160对应设置于鳍结构141中第二鳍体段的上方，然后以第一硬掩膜110为掩模，对假栅预备层150进行刻蚀，使得到的凸起部151同样对应设置于第二鳍体段上方，得到如图7和图8所示的结构；在上述步骤s33中，继续沉积掩膜材料以形成第三硬掩膜170，得到如图9和图10所示的结构，然后，对位于第三硬掩膜170进行各向异性刻蚀，以去除位于凸起部151两侧的部分第三硬掩膜170，得到如图11和图12所示的掩膜层180；在上述步骤34中，以该掩膜层180为掩模，对未被掩膜层180覆盖的假栅预备层150表面进行刻蚀，以将假栅预备层150形成覆盖第二鳍体段的假栅152，得到如图13和图14所示的结构。

在执行完上述步骤s3之后，执行步骤s4：去除鳍结构141中的第一鳍体段和第三鳍体段，以使纳米线130中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极190，如图15和图16所示。

在上述步骤s4中，为了提高对上述第一鳍体段和上述第三鳍体段的刻蚀效率，优选地，采用缓冲氧化物刻蚀液(boe)腐蚀去除第一鳍体段和第三鳍体段；形成上述源/漏极40的工艺可以为原位掺杂，本领域技术人员可以根据现有技术对上述原位掺杂的工艺条件进行合理设定。

在执行完上述步骤s4之后，执行步骤s5：去除假栅152以及鳍结构141中的第二鳍体段，以使纳米线130中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构210，如图17至图22所示。

在一种优选的实施方式中，上述步骤s5包括以下步骤：s51，在刻蚀后的衬底100上沉积绝缘材料200并进行平坦化处理，以使绝缘材料200包裹纳米线130中的第一区域和第三区域，并使假栅152对应第二鳍体段的部分表面裸露，如图17和图18所示；s52，依次刻蚀去除假栅152和鳍结构141中的第二鳍体段，以使纳米线130中的第二区域裸露，如图19和图20所示；s53，绕第二区域的外周形成栅堆叠结构210，如图21和图22所示。

在上述步骤s52中，为了提高对上述假栅152和上述鳍结构141中第二鳍体段的刻蚀效率，优选地，采用tmha溶液选择性腐蚀去除假栅152；优选地，采用缓冲氧化物刻蚀液(boe)腐蚀去第二鳍体段。

在上述步骤s53中，优选地，顺序绕第二区域的外周形成高k介质层和栅极，从而使栅堆叠结构包括包裹且环绕纳米线130的高k介质层和栅极。形成上述高k介质层的高k介质材料可以包括hfo2、hfsiox、hfon、hfsion、hfalox、al2o3、zro2、zrsiox、ta2o5、la2o3等。形成上述栅极的金属栅材料可以为tac、tin、tatbn、taern、taybn、tasin、hfsin、mosin、rutax、nitax，monx、tisin、ticn、taalc、tialn、tan、ptsix、ni3si、pt、ru、ir、mo、ti、al、cr、au、cu、ag、hfru和ruox等，本领域技术人员可以根据现有技术对上述高k介质与金属栅材料的种类进行合理选取。

根据本发明的领域方面，还提供了一种纳米线围栅mos器件，如图23和图24所示，包括衬底100、纳米线堆叠、栅堆叠结构210和源/漏极190；纳米线堆叠位于衬底100上，纳米线堆叠中的纳米线130包括沿长度方向顺次连接的第一区域、第二区域和第三区域；栅堆叠结构210环绕第二区域设置；源/漏极190位于第一区域和第三区域中。

上述纳米线围栅mos器件由于是通过在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，以形成包裹纳米线的鳍结构，然后再形成跨鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。

在本发明的上述纳米线围栅mos器件中，栅堆叠结构210包括高k介质层和栅极，高k介质层环绕第二区域设置，栅极环绕高k介质层设置，本领域技术人员可以根据现有技术对上述高k介质与金属栅材料的种类进行合理选取。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(finfet)制造工艺兼容。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。