一种芯片扇出型封装结构的制作方法

本实用新型涉及半导体封装领域，具体涉及一种芯片扇出型封装结构。

背景技术：

现有晶圆扇出产品是将各种不同芯片贴在同一水平层上，可通过RDL重布线工艺来实现各个芯片间的电连接，随着需求的发展，晶圆扇出产品结构也变得更复杂，将各种不同芯片分布在晶圆扇出产品结构的不同层，这样的结构需要采用通孔电连接的方式实现芯片间的互联。单纯的硅通孔电连接方案在芯片的3D堆叠结构中应用的比较广泛，但是晶圆扇出产品中芯片被分布在不同结构层中，形成相互间的通孔电连接就相对复杂，因为3D芯片的堆叠电连接通孔只存在单一的硅基里，而晶圆扇出产品中的电连接通孔存在不同的材料的结构叠层中。不同材料的结构叠层中每层结构材料的通孔的加工工艺不同，所形成的孔型也随之不同；即使采用同种通孔加工工艺，但由于材料的不同，形成的孔型也随之不同，所以在不同材料的叠层结构中采用统一工艺形成通孔很难实现电连接。

技术实现要素：

因此，本实用新型提供一种芯片扇出型封装结构，克服了现有技术中多种芯片或元器件分布在不同封装材料的封装体的叠层结构中时，需采用统一工艺形成通孔进行难以电连接的不足。

本实用新型实施例提供一种芯片扇出型封装结构，包括：层叠封装结构，所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面；所述层叠封装结构包括依次层叠的多个封装体，不同所述封装体的封装材料不同；阶梯型导电通孔，形成在所述层叠封装结构中，一端暴露于所述层叠封装结构的第一表面，用于电连接多个封装体；所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向，每层封装体中的通孔的孔径依次减小。

在一实施例中，每个所述封装体中包封至少一个芯片，不同所述封装体中的芯片通过阶梯型导电通孔电连接。

在一实施例中，所述的芯片扇出型封装结构，还包括：粘结层，形成于所述依次层叠的多个封装体的之间。

在一实施例中，所述阶梯型导电通孔贯穿所述粘结层，所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径，所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。

在一实施例中，所述的芯片扇出型封装结构，还包括：引出层，形成在所述第一表面，用于引出所述封装体内的电信号。

在一实施例中，所述引出层包括：布线层，形成在所述第一表面；引出端子，扇出在所述布线层表面。

本实用新型技术方案，具有如下优点：

本实用新型实施例提供的芯片扇出型封装结构，在包含多层不同封装材料封装体的层叠封装结构中，利用阶梯型导电通孔沿成层叠封装结构的第一表面至第二表面方向，使得位于不同层不同封装材料的封装体内包封的芯片或元器件形成电连接，且沿第一表面至第二表面方向的封装体中的通孔的孔径依次减小，本实用新型实施例根据不同层封装体的封装材料制成的阶梯型通孔结构，使得位于不同层不同封装材料的封装体中包封的芯片或元器件都能引出其电信号，满足了实际应用中各种芯片或元器件分布在不同结构层的需求。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的芯片扇出型封装结构一个具体示例的组成图；

图2为本实用新型实施例提供的芯片扇出型封装结构另一个具体示例的组成图。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实用新型实施例提供一种芯片扇出型封装结构，如图1所示，该芯片扇出型封装结构包括：

层叠封装结构1，层叠封装结构1具有第一表面11和与第一表面11相对的第二表面12；层叠封装结构1包括依次层叠的多个封装体，不同封装体的封装材料不同；阶梯型导电通孔2，形成在层叠封装结构1中，一端暴露于层叠封装结构1的第一表面11，用于电连接多个封装体；阶梯型导电通孔2沿成第一表面11至第二表面12方向，每层封装体中的通孔的孔径依次减小。

在本实用新型实施例中，每层封装体的通孔孔径一致，沿成第一表面11至第二表面12方向，每层封装体的通孔孔径依次减小。图1中包含封装体13和封装体14两个封装体，仅以此进行举例说明，不以此为限，在其他实施例中可以包含多个不同封装材料的封装体。

在一实施例中，每个封装体中包封至少一个芯片，不同封装体中的芯片通过阶梯型导电通孔2电连接，如图1所示，封装体13和封装体14中分别包封芯片131和芯片141，仅以此举例，不以此为限，在其他实施例中每层封装体可以包封多个芯片或者包封多个元器件，阶梯型通孔的数量根据各个封装体中包封的芯片或者被动元器件的数量及其功能引脚的数量来确定，且通孔的尺寸大小不大于芯片或者被动元器件功能引脚的尺寸。

本实用新型实施例中，如图1所示，封装体13为有机材料封装的被动元器件的封装体，封装体14为硅基晶圆封装的芯片的封装体，因此需要两个阶梯型通孔分别引出芯片131和芯片141电连通后的电信号，以及芯片141的电信号，需要盲孔21来引出被动元器件的电信号。

本实用新型实施例中，上述的芯片扇出型封装结构，还包括：粘结层15，形成于依次层叠的多个封装体的之间，通过粘结层15将封装体13和封装体14进行粘结。阶梯型导电通孔2贯穿粘结层15，粘结层15内的孔径小于粘结层15朝向第一表面11方向的封装体内的通孔的孔径，粘结层15内的孔径大于粘结层15朝向第二表面12方向的封装体内的通孔的孔径。

本实用新型实施例中，如图1所示，粘结层15中的通孔的孔径比其上层的封装体13的通孔孔径小，在其他实施例包含更多封装体时，粘结层15的通孔孔径大于其朝向第二表面12方向的封装体内的通孔的孔径。

本实用新型实施例中，上述的芯片扇出型封装结构，如图2所示，还包括：引出层3，形成在第一表面11，用于引出封装体13和封装体14内的电信号。在本实施例中，即可以引出芯片131、芯片141以及芯片131和芯片141通过阶梯型通孔电连接以后的电信号。

在一较佳实施例中，引出层3包括：布线层31，形成在第一表面11；引出端子32，扇出在布线层31表面。

本实用新型实施例中，通过金属重布线形成布线层31，扇出在层叠结构1的第一表面11，方便层叠结构1内包封的芯片的功能引出，在布线层上形成有引出端子32，例如是焊球，更加方便外接元器件进行连接。

本实用新型实施例提供的芯片扇出型封装结构，在包含多层不同封装材料封装体的层叠封装结构中，利用阶梯型导电通孔沿成层叠封装结构的第一表面至第二表面方向，使得位于不同层不同封装材料的封装体内包封的芯片或元器件形成电连接，且沿第一表面至第二表面方向的封装体中的通孔的孔径依次减小，本实用新型实施例根据不同层封装体的封装材料制成的阶梯型通孔结构，使得位于不同层不同封装材料的封装体中包封的芯片或元器件都能引出其电信号，满足了实际应用中各种芯片或元器件分布在不同结构层的需求。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。