本发明涉及电子元器件、半导体、集成电路，尤其涉及一种新形式的功率金属氧化物半导体场效晶体管的制造方式。
背景技术：
功率金属氧化物半导体场效晶体管powermosfet(metal-oxide-semiconductorfield-effect-transistor)是一种广泛应用于各式电路及开关电源的场效晶体管，主要优势为其器件为多数载流子特性，不存在少数载流子存储电荷的问题，因此有较高的工作频率；另moseft的工作速度快，即使于开关电路中有高电压及高电流存在，其导通的损耗仍非常低。
mosfet目前可简易的区分为沟槽(trench)结构及平面(planar)结构，本次的研究为平面结构。目前以硅为背景的mosfet在市场上的竞争者众，所以成本控制往往是领先的关键。目前平面结构的制程需用到五层光罩以上，分别为aa(隔离出主动区与终端区)，poly(定前si-poly的位置)，source(定义n+要掺杂的区域)，contact(定义之后al金属所要连接的位置)，metal(将其al金属分隔开)，导致生产成本无法下降，这也是目前生产功率金属氧化物半导体场效晶体管的公司所面临的困境之一。
技术实现要素：
本发明要解决的技术问题是：就工厂生产流片的成本与时间(cycletime)而言,都选用五道光罩工艺，而本发明采用新型式三道光罩的制造工艺，成本减少了许多，同时也节省了产出时间,这将会进而改善工厂生产效率与带来更多的毛利，本发明提供了一种新形式的功率金属氧化物半导体场效晶体管及其制造方式来解决上述问题。
本发明解决其技术问题所采用的技术方案是：一种新形式的功率金属氧化物半导体场效晶体管，包括：
一衬底+外延，在所述衬底的下表面具有一汲极金属层；
一氧化层，是成长在所述外延上，其特征在于，所述氧化层更具有一闸极氧化层和一场氧化层，所述闸极氧化层比场氧化层薄；
一多晶硅（poly-si）层，是成长在所述氧化层上；
一氮化硅层，是成长在所述多晶硅层上，所述氮化硅层经过两次沉积形成，分别为第一道氮化硅层和第二道氮化硅层；
一第一掺杂区，位于所述外延中及所述闸极氧化层的下面，所述第一掺杂区以离子布值及加热扩散方式来形成第一p-掺杂区及第一n+掺杂区；
一第二掺杂区，也位于所述外延中及所述闸极氧化层的下面，所述第二掺杂区以离子布值及加热扩散方式来形成第二p-掺杂区及第二n+掺杂区；
一第一次注入第一p+掺杂区，位于所述第一p-掺杂区及第一n+掺杂区中间，所述第一p+掺杂区是以采用高能量、高剂量的离子布值形成；
一第一次注入第二p+掺杂区，位于所述第二p-掺杂区及第二n+掺杂区中间，所述第二p+掺杂区是以采用高能量、高剂量的离子布值形成；
一介电质层(ild)，位于所述氮化硅层侧面；
一第二次注入第一p+掺杂区，位于所述第一p-掺杂区及第一n+掺杂区中间；
一第二次注入第二p+掺杂区，位于所述第二p-掺杂区及第二n+掺杂区中间；
一第一金属层，是成长在所述闸极氧化层一边，在所述第二次注入第一p+掺杂区和第二次注入第二p+掺杂区上，其特征在于，所述第一金属层连接所述第二次注入第一p+掺杂区和第二次注入第二p+掺杂区，从而形成源极金属层；
一第二金属层，是成长在所述场氧化层一边，在所述多晶硅（poly-si）层及所述场氧化层上方，从而形成闸极金属层。
进一步地，所述介电质层(ild)沉积完后，利用化学研磨设备（cmp）对其表面进行平坦化处理。
进一步地，该所述源极金属层接触区需分别隔开第一掺杂区及第二掺杂区的n+掺杂区,并同时与其n+掺杂区及下方的p+掺杂区接触，所述源极金属层接触区与所述第一掺杂区和所述第二掺杂区形成的接触面在同一水平面上。
进一步地，所述闸极金属层接触区的接口比所述源极金属层接触区接口要高。
本发明还提供了一种新形式的功率金属氧化物半导体场效晶体管的制造方式，包括如下步骤：
1)在所述外延上生长氧化层；
2)用第一道光罩(aa)刻蚀出所述场氧化层与所述闸极氧化层，即区隔出了器件的主动区及终端区；
3)沉积所述多晶硅（poly-si）层及所述第一道氮化硅层；
4)用第二道光罩(poly)蚀刻出将要留的多晶硅（poly-si）层区块及第一道氮化硅层区块，其中预留氮化硅层区块的目的是为了之后的第二道氮化硅层于蚀刻时的过蚀刻所预留，避免所述主动区内的多晶硅（poly-si）层外露；
5)以离子布值及加热扩散方式来形成所述第一掺杂区及所述第二掺杂区；
6)第二道氮化硅沉积；
7)采用高能量、高剂量的离子布值在所述第一掺杂区和所述第二掺杂区同时分别形成所述第一次注入第一p+掺杂区和所述第一次注入第二p+掺杂区，其中所述第一次注入第一p+掺杂区和所述第一次注入第二p+掺杂区的形成能有效改善其器件的雪崩能力；
8)所述介电层(ild)的沉积；
9)利用化学研磨设备(cmp)对所述介电层(ild)加以平坦化其表面；
10)利用反应式离子蚀刻设备(rie)用来蚀刻所述介电层(ild)，从而形成所述介电层(ild)的残留(spacer)，同时也蚀刻掉所述终端区多晶硅（poly-si）上的些许氮化硅；
11)蚀刻氮化硅直到终端区多晶硅（poly-si）露出，且蚀刻过后在所述主动区多晶硅（poly-si）上仍有多余的氮化硅；
12)蚀刻主动区内的外延硅，将其与所述第一掺杂区内的所述第一n+掺杂区隔开,和与所述第二掺杂区内的所述第二n+掺杂区隔开；
13)形成所述第二次注入第一p+掺杂区和所述第二次注入第二p+掺杂区，该所述第二次注入第一p+掺杂区和所述第二次注入第二p+掺杂区生成以便和之后的所述第一金属层有较好的奥姆接触；
14)金属(al)层的沉积；
15)第三道光罩(metal)形成所述源级金属层和所述闸级金属层。
进一步地，其中第7步骤可以省略。
进一步地，在进行第13步骤时，所述终端区的多晶硅（poly-si）不被完全蚀刻。
本发明的有益效果是，和一般的功率金属氧化物半导体场效晶体管制程工艺方式相比照，使用三层光罩，有效减少工艺制造流程,但对器件特性不产生影响,更充份利用半导体设备的反应式离子蚀刻(rie)，其针对不同蚀刻材质所调整的选择比率，及所衍生的间隙壁spacer结构也都让光罩层数减少，使其器件保持原有的良好特性。
附图说明
本发明的上述内容与其它目的、特性及优点将结合下面的附图进行详细说明，其中相同组件用相同符号来表示。
图1在外延上生长氧化层，用第一道光罩(aa)刻蚀出场氧化层与闸极氧化层步骤。
图2沉积多晶硅（poly-si）层及第一道氮化硅层，并用第二道光罩(poly)蚀刻出将要留的多晶硅（poly-si）层区块及第一道氮化硅层区块步骤。
图3以离子布值及加热扩散方式来形成第一掺杂区及第二掺杂区步骤。
图4第二道氮化硅沉积，和形成第一次注入第一p+掺杂区和第一次注入第二p+掺杂区步骤。
图5介电层(ild)的沉积步骤。
图6利用反应式离子蚀刻设备(rie)用来蚀刻介电层(ild)，从而形成介电层(ild)的残留(spacer)，同时也蚀刻掉终端区多晶硅（poly-si）上的些许氮化硅步骤。
图7蚀刻氮化硅直到终端区多晶硅（poly-si）露出。
图8蚀刻外延硅后注入形成第二次第一p+掺杂区和第二次第二p+掺杂区步骤。
图9金属(al)层的沉积，第三道光罩(metal)形成源级金属层和闸级金属层步骤。
具体实施方式
下面详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上面”、“下表面、“侧面”、“水平面等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的器件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“第一”、“第二”应做广义理解，例如，可以是第三，也可以是第四，或第五；可以是第六，也可以是第七等等，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图9所示，为本发明新形式的功率金属氧化物半导体场效晶体管，包括：
一衬底+外延，在所述衬底的下表面具有一汲极金属层；
优选地，所述衬底+外延皆为n-type；
一氧化层，是成长在所述外延上，其特征在于，所述氧化层更具有一闸极氧化层和一场氧化层，所述闸极氧化层比场氧化层薄；
一多晶硅（poly-si）层，是成长在所述氧化层上；
一氮化硅层，是成长在所述多晶硅层上，所述氮化硅层经过两次沉积形成，分别为第一道氮化硅层和第二道氮化硅层；
一第一掺杂区，位于所述外延中及所述闸极氧化层的下面，所述第一掺杂区以离子布值及加热扩散方式来形成第一p-掺杂区及第一n+掺杂区；
一第二掺杂区，也位于所述外延中及所述闸极氧化层的下面，所述第二掺杂区以离子布值及加热扩散方式来形成第二p-掺杂区及第二n+掺杂区；
一第一次注入第一p+掺杂区，位于所述第一p-掺杂区及第一n+掺杂区中间，所述第一p+掺杂区是以采用高能量、高剂量的离子布值形成；
一第一次注入第二p+掺杂区，位于所述第二p-掺杂区及第二n+掺杂区中间，所述第二p+掺杂区是以采用高能量、高剂量的离子布值形成；
一介电质层(ild)，位于所述氮化硅层侧面；
一第二次注入第一p+掺杂区，位于所述第一p-掺杂区及第一n+掺杂区中间；
一第二次注入第二p+掺杂区，位于所述第二p-掺杂区及第二n+掺杂区中间；
一第一金属层，是成长在所述闸极氧化层一边，在所述第二次注入第一p+掺杂区和第二次注入第二p+掺杂区上，其特征在于，所述第一金属层连接所述第二次注入第一p+掺杂区和第二次注入第二p+掺杂区，从而形成源极金属层；
一第二金属层，是成长在所述场氧化层一边，在所述多晶硅（poly-si）层及所述场氧化层上方，从而形成闸极金属层。
进一步地，所述介电质层(ild)沉积完后，利用化学研磨设备（cmp）对其表面进行平坦化处理。
进一步地，该所述源极金属层接触区需分别隔开第一掺杂区及第二掺杂区的n+掺杂区,并同时与其n+掺杂区及下方的p+掺杂区接触，所述源极金属层接触区与所述第一掺杂区和所述第二掺杂区形成的接触面在同一水平面上。
进一步地，所述闸极金属层接触区的接口比所述源极金属层接触区接口要高。
为充分了解本发明的目的、特征及功效，现藉由下述具体的实施例，并配合附图，对本发明做一详细说明，说明如后。
图1至图9显示了本发明一种新形式的功率金属氧化物半导体场效晶体管的制造方式示意图，其中将以n信道型为示例予以说明。
首先，提供一衬底+外延，在外延上生长氧化层，在本实施例中，所述衬底可为高浓度掺杂的n+型硅衬底，而所述氧化层可为二氧化硅层(sio2)并可利用一热氧化制程来形成，其结构如图1所示。其中，所述衬底其下方表面可镀上一导电金属层以作为汲极接点（请见图9的汲极金属层）；所述衬底亦可为一其它半导体材料做成的衬底；所述氧化层是做为掩模层用；而所述n+型硅衬底的电阻值较佳为具有0.002～0.004ω-cm的电阻值，所述n+型外延的电阻值较佳为具有1～50ω-cm的电阻值。接着在所述氧化层上透过掩模光刻制程(maskphotolithograph)的方式形成图案化的第一道光罩(aa)，并以所述第一道光罩(aa)为蚀刻掩模来蚀刻所述氧化层，从而刻蚀出不同厚度的场氧化层与闸极氧化层，在本实施例中所述闸极氧化层厚度约为0.05～0.12μm，所述场氧化层厚度约为1～2μm。
接着如图2所示，沉积多晶硅（poly-si）层及第一道氮化硅层，并用第二道光罩(poly)蚀刻出将要留的多晶硅（poly-si）层区块及第一道氮化硅层区块，作为优选所述多晶硅（poly-si）层的厚度为0.7～1.4μm，所述氮化硅层的厚度约为0.1～0.5μm。
接着如图3所示，在本实施例中，所述第一次及第二次离子注入可用以离子布值及加热扩散方式以节省掩模光刻制程的次数及成本，第一次以离子注入形成第一掺杂区及第二掺杂区,第一次离子注入制程的浓度可为3×1013～6×1015ions/cm2，能量可为20kev~300kev，使所述第一p-掺杂区及第一n+掺杂区在所述n+型硅外延的注入厚度分别为2.5～5μm和0.2～0.6μm，使所述第二p-掺杂区及第二n+掺杂区在所述n+型硅外延的注入厚度分别为2.5～5μm和0.2～0.6μm。
其中图4第二道氮化硅沉积，和形成第一次注入第一p+掺杂区和第一次注入第二p+掺杂区，在本实施例中，在沉积第二道氮化硅，同时加以采用高能量、高剂量的离子布值形成第一次注入第一p+掺杂区和第一次注入第二p+掺杂区，其中的p+掺杂区能有效改善其器件的雪崩能力，优选地，本实施例中所述离子布值法是在10-7torr的真空下，采用高电流与中电流离子布植机进行，所述离子布值法平均离子束电流为5~10ma，离子源寿命为40~50hrs，作为本发明另一制备流程，所述第一次注入第一p+掺杂区和第一次注入第二p+掺杂区的制备步骤可以省略，这种情况也不影响本发明所述功率金属氧化物半导体场效晶体管的基本功能，所以也在本发明的保护范围。
其中图5介电层(ild)的沉积，该介电层(ild)采用apcvd、lpcvd或者电镀的方法进行，本实施例优选电化学淀积法进行镀膜，所述介电层(ild)的厚度均匀性底于3%，沉积温度为250~400℃，所述电化学淀积速率为20~30nm/min，本实施例中所述介电层(ild)采用电化学淀积法得到的薄膜均匀性好、颗粒少、台阶覆盖好、沉积温度低、沉积速率高且成本极低。
其中图6利用反应式离子蚀刻设备(rie)用来蚀刻介电层(ild)，从而形成介电层(ild)的残留(spacer)，同时也蚀刻掉终端区多晶硅（poly-si）上的些许氮化硅步骤，优选地，所述介电层其工艺处方为：压力7pa（低压去除聚合物）；功率100w；cf4流量50sccm；刻蚀速率150nm/min。然而，工艺处方和刻蚀速率随着不同的种类有所差别，固化氧多的二氧化硅刻蚀速率快，含碳多的二氧化硅则慢，其方程为sio2(固)+cf4(气)+e-→sif4(气)+co(气)；优选地所述多晶硅（poly-si）工艺要求多晶硅可以在氯气环境中进行异向刻蚀，其工艺处方为：压力13pa（低压=高选择比=低电压）；功率30w；sf6流量50sccm。但这种异向刻蚀没有必要，它需要更多氯气，代价很大，因此不被采用。在低压sf6等离子体下，选择比很好的各向同性刻蚀可以获得，它的选择比是100∶1，方程为si(固)+sf6(气)+o2+e-→sif4(气)+so2(气)，在等离子体刻蚀中，过程控制参数除了射频功率、气流、腔内压力，还包括温度和电极间隙。
其中图7蚀刻氮化硅，氮化硅的化学特性要求它只能进行异向刻蚀，因此它的优点是去除包围着上层金属的氮化物，其方程为si3n4(固)+sf6(气)+e-→sif4(气)+sf6(气)+n2(气)，优选地，在进行本步骤时，所述终端区的多晶硅（poly-si）不被完全蚀刻。
其中图8于蚀刻外延硅后形成第二次注入第一p+掺杂区和第二次注入第二p+掺杂区步骤，优选地所述第二次注入第一p+掺杂区和第二次注入第二p+掺杂区浓度可为1×1014～1×1016ions/cm2，能量可为10kev~200kev。
其中图9金属(al)层的沉积，第三道光罩(metal)形成源级金属层和闸级金属层步骤，优选地，所述金属(al)层的沉积采用离子束溅射方法，其中al采用99.99%的高纯金属靶，溅射离子束流100ma，加速电压3000v，优选地，所述金属(al)层的厚度为3～5μm，其中al的极限电流密度为1.21×105a/cm2。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
虽然上述说明是以平面式n通道功率金属氧化物半导体场效晶体管装置来加以描述的，但本发明也可适用于平面式p通道功率金属氧化物半导体场效晶体管装置，其中仅需将p改为n以及将n改为p即可。此外，本发明同样适用于沟渠式功率金属氧化物半导体场效晶体管装置或igbt(绝缘门极双极性晶体管)。本发明并不受限于上述说明，而是可允许种种修饰及变化，其中不同的制造方法与离子布植技术而导致与本发明装置结构的方法相同的，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。