发生在η+区与ρ+区接触面，除了保证η+区四周为ρ-隔离，还可以通过增加场板以扩展η+边沿的电场分布来避免边沿击穿，其两种ESD防护结构增加场板示意图如图8a、8b所示。由于本实施例的ESD保护结构的ESD保护单元与VDMOD单元I通设于η-外延上，工艺实现简单并且与功率VDMOS器件工艺相兼容。设于η-外延上的ESD保护单元结构稳定并且其反向击穿电压基本恒定不变，采用背对背齐纳二极管的反向击穿电压来防护ESD，更加可靠安全。
[0029]实施例2 —种带有ESD保护结构的功率VDMOS器件
本实施例的带有ESD保护结构的功率VDMOS器件，与实施例1 一样也包括功率VDMOS器件和ESD保护结构，其整体结构如图lb、2b所示。本实施例与实施例1的不同之处在于ESD保护结构的构成。本实施例中的ESD保护结构包括若干个齐纳二极管单元4，所述齐纳二极管单元4的结构如图4b、5b、6b、7b、8b所示，均包括从下至上依次层叠的金属互连层34、η+衬底层31、η-外延层32，所述η-外延层32的顶端自上而下延伸设有一个齐纳二极管单元P+区41，所述该齐纳二极管单元ρ+区41的四周设有齐纳二极管单元的p-Body区43，而该齐纳二极管单元ρ+区41的顶端自上而下延伸设有一个齐纳二极管单元η+区42，且该齐纳二极管单元P+区41位于齐纳二极管单元的η+区42的垂直下方，而齐纳二极管单元的η+区42的外还环绕有另一个齐纳二极管单元ρ+区41，该齐纳二极管单元ρ+区41的四周同样设有齐纳二极管单元的p-Body区43，所述齐纳二极管单元的η+区42作为齐纳二极管的阴极K，齐纳二极管单元的η+区42外环绕的齐纳二极管单元ρ+区41作为齐纳二极管的阳极G。
[0030]本实施例中的齐纳二极管单元4与VDMOS单元也是共同在一个η+衬底层31、与η-外延层32上，其面积也为VDMOS单元I的整数倍，同样等距离人为地设置在VDMOS单元I排布的几何图形里。本实施例采用齐纳二极管单元4的面积同样为VDMOS单元I面积的四倍，考虑到背对背齐纳二极管单元2在几何图形里分布的随机性，因此VDMOS单元I相邻单元的分布情况包括如图3所示的VDMOS单元I与VDMOS单元I相邻；如图4b所示的VDMOS单元I与齐纳二极管单元4相邻。而齐纳二极管单元4相邻单元的分布情况包括如图5b所示的齐纳二极管单元4左右两侧相邻单元均为VDMOS单元I ;如图6b所示的齐纳二极管单元4左右两侧相邻单元分别为VDMOS单元I和齐纳二极管单元4 ;如图7b所示的齐纳二极管单元4左右两侧相邻单元均为齐纳二极管单元4。
[0031]本实施例中其他部分的结构与实施例1中的结构相同，在此不再赘述。
【主权项】
1.一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:它包括由若干个VDMOS单元一起构成的功率VDMOS器件，和由若干个齐纳二极管单元构成的ESD保护结构；所述ESD保护结构的等效输出端并接在所述功率VDMOS器件的栅极和源极两端；所述齐纳二极管单元的反向击穿电压大于所述一种功率VDMOS器件二极管并联式ESD防护机构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。
2.根据权利要求1所述的功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所有VDMOS单元的结构完全相同，相互间等间距分布。
3.根据权利要求2所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:每一 VDMOS单元的结构包括从下至上依次层叠的金属互连层、η+衬底层、η-外延层，在η-外延层的顶端向下延伸设有ρ+区，在ρ+区外围设有p-Body区，在p_Body区的顶端向下延伸设有η+区，η+区的顶端从下至上依次层叠有栅化氧层、η+多晶硅层，所述η+多晶硅层顶端设有二氧化硅层和金属互连层，其中: η+区作为VDMOS单元的源极，设置在p-Body区上且分布在ρ+区四周； η+多晶硅层与金属互连层连接在一起后分别引出VDMOS单元的栅极和源极。
4.根据权利要求3所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所有VDMOS单元的栅极通过η+多晶硅层连接一起构成功率VDMOS器件的栅极，所有VDMOS单元的源极通过金属互连层连接一起构成功率VDMOS器件的源极。
5.根据权利要求4所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所述齐纳二极管单元等距离随机分布在VDMOS单元分布的几何图形中，且ESD保护结构的结构有两种: ①所述齐纳二极管单元中一个齐纳二极管阴极与另一个齐纳二极管的阴极相连，其阳极则与第三个齐纳二极管的阳极相连，如此依次相串联后，并接在功率VDMOS器件的栅极与源极之间； ②所有的齐纳二极管单元分为数量相同的两组齐纳二极管单元组，每组中的齐纳二极管单元分别串联，串联后的一组齐纳二极管单元组的终端阳极与另一组齐纳二极管单元组的终端阳极相连，两组二极管单元组的终端阴极分别连接功率VDMOS器件的栅极与源极。
6.根据权利要求5所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:齐纳二极管单元与左右相邻的两个单元间的分布排列关系为以下情形之一: ①VDMOS单元、齐纳二极管单元、VDMOS单元； ②VDMOS单元、齐纳二极管单元、齐纳二极管单元； ③齐纳二极管单元、齐纳二极管单元、齐纳二极管单元； 相邻的VDMOS单元和齐纳二极管单元之间用厚膜二氧化硅隔离，两个相邻的齐纳二极管单元之间用厚膜的二氧化硅隔离，相互独立。
7.根据权利要求5或6所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所述齐纳二极管单元的结构为以下情形之一: 1、第一种结构 包括等效的两个结构相同的、构成背对背二极管的齐纳二极管，所述的齐纳二极管包括自下而上依次层叠的金属互连层、η+衬底层、η-外延层，所述η-外延层的顶端自上而下延伸设有p-Body区，在每个ρ+区外围设有ρ-区，在每个ρ+区的顶端自上而下延伸分别设有一个η+区，所述齐纳二极管的两个η+区相连作为构成的背对背齐纳二极管的阴极； I1、第二种结构 包括一个齐纳二极管，所述的齐纳二极管包括自下而上依次层叠的金属互连层、η+衬底层、η-外延层，所述η-外延层的顶端自上而下延伸设有p-Body区，所述p-Body上设有P+区和η+区，所述ρ+区的四周设有ρ-区，而该ρ+区的顶端自上而下延伸设有一个η+区，且该P+区位于η+区的垂直下方，所述η+区的外还环绕有另一个P+区，该P+区的四周同样设有P-区，所述η+区作为齐纳二极管的阴极，η+区外环绕的ρ+区作为齐纳二极管的阳极。
8.根据权利要求7所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所述第一种结构的背对背二极管的齐纳二极管单元和第二种结构的齐纳二极管单元的面积为VDMOS单元面积的整数倍，每一种结构的齐纳二极管单元共用同一 η+衬底层与η-外延层，相邻齐纳二极管单元之间通过二氧化硅层进行隔离。
9.根据权利要求8所述的一种功率VDMOS器件二极管并联式ESD防护机构，其特征在于:所有的VDMOS单元与齐纳二极管单元共用同一金属互连层、η+衬底层、η-外延层，每个VDMOS单元、齐纳二极管单元处于独立的p-Body区上，彼此之间通过二氧化硅进行隔离，所述η+衬底层作为功率VDMOS器件的漏极D。
【专利摘要】本发明提供了一种功率VDMOS器件二极管并联式ESD防护机构，它包括由若干个VDMOS单元一起构成的功率VDMOS器件，和由若干个齐纳二极管单元构成的ESD保护结构；所述ESD保护结构的等效输出端并接在所述功率VDMOS器件的栅极和源极两端；所述齐纳二极管单元的反向击穿电压大于所述一种功率VDMOS器件二极管并联式ESD防护机构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。本发明的功率VDMOS器件二极管并联式ESD防护机构寄生电容小、防护效果更好、工作更可靠，充当ESD防护的单元设于n-外延上并且与VDMOS单元相隔离，使得制造工艺简单、结构稳定并且与VDMOS器件工艺相兼容。本发明适用于功率VDMOS器件的ESD防护。
【IPC分类】H01L27-02
【公开号】CN104538395
【申请号】CN201510008374
【发明人】赵建明, 徐开凯, 廖智, 黄平, 赵国, 钟思翰, 徐彭飞, 胡兴微, 蒋澎湃, 陈勇, 夏建新
【申请人】电子科技大学, 四川蓝彩电子科技有限公司, 四川绿然电子科技有限公司, 上海朕芯微电子科技有限公司
【公开日】2015年4月22日
【申请日】2015年1月8日