置有折边24，
[0046]所述桥框架20叠合到所述第一导线架10的上方时，所述折边24的底部与所述第一芯片座11的下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30。
[0047]本发明提供的一种导线架，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低，
[0048]其中，所述第一外框13与所述第二外框23的外形尺寸一致。
[0049]其中，所述桥框架20和所述第一导线架10相互叠合时，所述第一导线架10两侧的所述第一连杆12和所述桥框架20两侧的所述第二连杆22的数量和位置相对应。
[0050]实施例二:
[0051]参考图7至图10，本发明实施例二提供的芯片封装体，包括:
[0052]第一导线架10，所述第一导线架10包括第一芯片座11、第一外部引脚14和多个第一连杆12，所述第一连杆12的内端与所述第一芯片座11连接，所述第一外部引脚14的内端与放置在所述第一芯片座11上的倒装芯片的栅极导通；
[0053]桥框架20，所述桥框架20叠合到所述第一导线架10上，所述桥框架20包括第二芯片座21、多个第二连杆22，所述第二连杆22的内端与所述第二芯片座21连接，所述第二芯片座21的下边设置有折边24，所述折边24的底部与所述第一芯片座11的下表面处于同一水平面上，所述第一芯片座11和所述第二芯片座21之间设置有粘接芯片的空间30 ;
[0054]倒装芯片40，所述倒装芯片40设置于所述空间30内，其作用面焊接在所述第一芯片座11的上表面，其非作用面粘接在所述第二芯片座21的下表面；
[0055]封装胶体50，包覆所述倒装芯片40和桥框架20，所述折边24的底面、所述第一外部引脚14的外端和所述第一芯片座11的底面外漏于所述封装胶体50外。
[0056]本发明提供的芯片封装体，通过直接采用桥框架的外漏折边作为漏极管脚，节省产品空间，芯片面积和封装胶体面积比为82 %以上，节省PCB空间，利于电路高度集成。
[0057]其中，所述桥框架20和所述第一导线架10相互叠合时，所述第一导线架10两侧的所述第一连杆12和所述桥框架20两侧的所述第二连杆22的数量和位置相对应，所述第一连杆12和所述第二连杆22的外端外漏于所述封装胶体50外。
[0058]其中，所述桥框架20的上表面包覆于所述封装胶体50内。
[0059]实施例三
[0060]参考图11至图14，本发明实施例三提供的芯片封装体，与实施例二提供的芯片封装体的主要区别在于:所述桥框架20的上表面外漏于所述封装胶体50外。其他结构与实施例二的结构相同。
[0061]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.导线架，包括第一导线架和桥框架，其特征在于， 所述第一导线架包括第一芯片座、多个第一连杆、一个第一外部引脚和第一外框，所述第一连杆的外端与所述第一外框连接，其内端与所述第一芯片座连接，所述第一外部引脚的外端与所述第一外框连接，其内端与放置在所述第一芯片座上的芯片的栅极导通， 所述桥框架包括第二芯片座、多个第二连杆和第二外框，所述第二连杆的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二芯片座的下边设置有折边， 所述桥框架叠合到所述第一导线架的上方时，所述折边的底部与所述第一芯片座的下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。
2.根据权利要求1所述的一种双导线架，其特征在于，所述第一外框与所述第二外框的外形尺寸一致。
3.根据权利要求1所述的一种双导线架，其特征在于，所述桥框架和所述第一导线架相互叠合时，所述第一导线架两侧的所述第一连杆和所述桥框架两侧的所述第二连杆的数量和位置相对应。
4.芯片封装体，其特征在于，包括: 第一导线架，所述第一导线架包括第一芯片座、第一外部引脚和多个第一连杆，所述第一连杆的内端与所述第一芯片座连接，所述第一外部引脚的内端与放置在所述第一芯片座上的倒装芯片的栅极导通； 桥框架，所述桥框架叠合到所述第一导线架上，所述桥框架包括第二芯片座和多个第二连杆，所述第二连杆的内端与所述第二芯片座连接，所述第二芯片座的下边设置有折边，所述折边的底部与所述第一芯片座的下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间； 倒装芯片，所述倒装芯片的作用面焊接在所述第一芯片座的上表面，其非作用面粘接在所述第二芯片座的下表面； 封装胶体，包覆所述倒装芯片和桥框架，所述折边的底面、所述第一外部引脚的外端和所述第一芯片座的底面外漏于所述封装胶体外。
5.根据权利要求4所述的芯片封装体，其特征在于，所述桥框架和所述第一导线架相互叠合时，所述第一导线架两侧的所述第一连杆和所述桥框架两侧的所述第二连杆的数量和位置相对应，所述第一连杆和所述第二连杆的外端外漏于所述封装胶体外。
6.根据权利要求4所述的芯片封装体，其特征在于，所述桥框架的上表面包覆于所述封装胶体内或者所述桥框架的上表面外漏于所述封装胶体外。
【专利摘要】本发明公开了导线架，包括第一导线架和桥框架，所述第一导线架包括第一芯片座、多个第一连杆、一个第一外部引脚和第一外框，所述第一连杆的外端与所述第一外框连接，其内端与所述第一芯片座连接，所述第一外部引脚的外端与所述第一外框连接，其内端与放置在所述第一芯片座上的芯片的栅极导通，所述桥框架包括第二芯片座、多个第二连杆和第二外框，所述第二连杆的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二芯片座的下边设置有折边，所述桥框架叠合到所述第一导线架的上方时，所述折边的底部与所述第一芯片座的下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。
【IPC分类】H01L23-495, H01L23-49
【公开号】CN104600049
【申请号】CN201410856105
【发明人】曹周, 徐振杰
【申请人】杰群电子科技（东莞）有限公司
【公开日】2015年5月6日
【申请日】2014年12月31日