需要形成金属硅化物的地方，也就是说，金属硅化物层210a采用自对准工艺形成，无需增加光刻和刻蚀步骤，能够简化工艺步骤，节约成本。
[0044]所述第一热退火工艺为本领域技术人员所熟知，在此不再赘述。
[0045]所述第二介质薄膜209在后续形成导电插塞的工艺中用作刻蚀停止层。在其他实施例中，可以先不形成第二介质薄膜209，形成金属覆盖层208之后直接进行第一快速热退火工艺。
[0046]继续参考图5，以图形化的掩膜层211为掩膜，刻蚀去除第二介质薄膜209以及未被反应的金属覆盖层208。所述图形化的掩膜层211覆盖第一区域10上需要形成MIP电容上极板的位置，使得被其覆盖的第一金属层208a和第二介质层209a不会被去除。所述未被去除的第一金属层208a后续用作MIP电容结构的上极板，所述第二介质层209a后续在第一金属层208a上形成导电插塞时用作刻蚀停止层。
[0047]参考图6，去除图形化的掩膜层211并对所形成结构进行第二次热退火工艺。经过第二热退火工艺，可进一步降低金属娃化物层210a、210b,以及第一金属层208a和第二介质层209a的接触电阻，有利于后续在其上形成导电插塞。所述第二热退火工艺，为本领域技术人员所熟知，在此不再赘述。
[0048]参考图7,在第一区域10的第一金属层208a和金属娃化物层210a上分别形成第一插塞212a和第二插塞212a’,在第二区域的金属娃化物层210b上形成第三插塞212b。
[0049]所述第一插塞212a、第二插塞212a’、第三插塞212b的材料为铜、钨或铝，形成工艺为:形成覆盖图6中所形成半导体器件的层间介质层213，刻蚀所述层间介质层213形成暴露出第一区域10的金属娃化物层210a和第一金属层208a的第一开口以及暴露出第二区域20的金属硅化物层210b的第二开口 ；在所述第一开口和第二开口内填充金属，并采用化学机械抛光工艺去除高于所述层间介质层213表面的金属,在第一区域10的第一金属层208a和金属娃化物层210a上分别形成第一插塞212a和第二插塞212a’,在第二区域的金属娃化物层210b上形成第三插塞212b。
[0050]在一实施例中，在填充金属之前，在所述层间介质层213的表面以及第一开口和第二开口的侧壁和底部表面形成阻挡层，所述阻挡层的材料为氮化钛或氮化钽，所述阻挡层用于在化学机械抛光工艺中作为抛光停止层。
[0051]经过上述工艺，形成本发明实施例的半导体器件。参考图7，本发明实施例的半导体器件包括:半导体衬底200，所述半导体衬底200包括第一区域10和第二区域20，所述半导体衬底200在第一区域10内形成有浅沟槽隔离结构202 ;位于所述半导体衬底200的第一区域10的浅沟槽隔离结构上和第二区域表面20的栅极结构，所述栅极结构包括第一介质层和第一多晶硅层；位于所述第二区域20的栅极结构两侧的半导体衬底内分别形成源极区206s和漏极区206d ;位于所述第一区域10的第一多晶娃层203a的一部分表面上的第一硅化物阻挡层207a以及位于所述第一硅化物阻挡层207a上的第一金属层208a ;位于所述第一区域10的第一多晶硅层203a的未被第一硅化物阻挡层覆盖的部分的金属硅化物层210a、以及第二区域20的源极区206s和漏极区206d的金属硅化物层210b ;覆盖第一区域10和第二区域20的层间介质层213 ;位于第一区域10的所述层间介质层213的第一插塞212a和第二插塞212a’，以及第二区域20的所述层间介质层213的第三插塞212b，所述第一插塞212a和第二插塞212a’分别与第一区域10的第一金属层208a和金属娃化物层210a电连接，所述第三插塞212b与第二区域20的金属硅化物层210b电连接。
[0052]相应地，本发明实施例还提供了一种电容器:金属-绝缘层-多晶硅(MIP)结构的电容器。这种电容器形成工艺简单，甚至可以在形成其他器件(比如，MOS晶体管)的同时形成，能够节省工艺成本，节约工艺时间，提高产出效率。
[0053]参考图7，所述金属-绝缘层-多晶硅(MIP)结构的电容器包括:半导体衬底200，所述半导体衬底200具有第一区域10和第二区域20，且所述半导体衬底200在第一区域10内形成有浅沟槽隔离结构202，所述浅沟槽隔离结构202表面与半导体衬底200的表面齐平；位于所述半导体衬底200的浅沟槽隔离结构202上的栅极结构，所述栅极结构包括第一介质层204a和第一多晶娃层203a ;位于所述第一多晶娃薄膜的一部分表面上的第一娃化物阻挡层207a，所述第一硅化物阻挡层207a覆盖部分第一多晶硅层203a，以及所述第一介质层204a和第一多晶娃层203a—侧的侧壁；位于所述第一多晶娃层203a上的未被所述第一硅化物阻挡层207a覆盖的部分的金属硅化物层210a以及位于所述第一硅化物阻挡层207a上的第一金属层208a ;位于所述半导体衬底200上的层间介质层213 ;位于层间介质层213内的第一插塞212a和第二插塞212a’，所述第一插塞212a和第二插塞212a’分别与所述第一金属层208a以及金属娃化物层210a电连接。
[0054]所述金属-绝缘层-多晶硅(MIP)结构的电容器还包括位于所述第一金属层上的第二介质层209a,所述第一插塞212a穿过所述第二介质层209a与所述第一金属层208a电连接。在本发明的实施例中，第一介质层204a和第二介质层209a的材料为氧化硅和氮化娃中的一种或两种组合。第一插塞212a和第二插塞212a’材料为铜、鹤或招。第一娃化物阻挡层207a为高温氧化(HTO)层，氧化硅-氮化硅-氧化硅(ONO)堆积层，或高K介电层等的绝缘层。形成所述金属-绝缘层-多晶硅(MIP)结构的电容器可以参照上文所述。
[0055]综上所述，根据本发明实施例提供的金属-绝缘层-多晶硅(MIP)结构的电容器及其形成方法，作为电容器下极板的第一多晶硅层203a可以和逻辑器件(比如，MOS晶体管)的栅极结构同时形成，电容器的中间介质层为采用自对准工艺形成的自对准硅化物207a，用于隔离所形成的MIP电容的上极板和下级板，作为电容器上极板的第一金属层208a可以和传统工艺的逻辑器件的硅化物金属层同时形成。与传统的PIP或者MIM结构的电容器的形成工艺相比，形成本发明实施例提供的金属-绝缘层-多晶硅(MIP)结构的电容器不需要额外的形成中间介质层和顶层多晶硅层或者金属层的工艺步骤，能够简化工艺步骤，降低工艺成本。
[0056]其次，本发明的实施例中，第一区域10的第一硅化物阻挡层207a覆盖部分第一多晶娃层203a的表面，以及所述第一多晶娃层203a和第一介质层204a—侧的侧壁,所述第一多晶娃层203a还具有未被第一娃化物阻挡层覆盖的部分,这样电容器下极板的第一多晶硅层与所述第二介质层直接接触，后续形成与第一多晶硅层203a连接的导电插塞时，仅需要刻蚀第二介质层，工艺步骤简单易控制，形成的电容器的性能稳定。
[0057]需要说明的是，在第二区域20形成第一介质层204b和第一多晶硅层203b之后，在所述第一介质层204b和第一多晶娃层203b两侧的半导体衬底200表面形成侧墙,并在所述第一多晶硅层203b和侧墙两侧的半导体衬底200内形成源极区和漏极区，从而形成晶体管；所述晶体管为PMOS管或NMOS管，也可以是由PMOS管和NMOS管构成的CMOS管。
[0058]另外，通过控制第一硅化物阻挡层207a的厚度可以调节所需形成的MIP电容值的大小，优选的，所述第一硅化物阻挡层207a的厚度大于或者等于200埃。在本发明的一个实施例中，当所述第一硅化物阻挡层207a的厚度为400埃，所形成的MIP电容器的电容值约为 lfF/um2。
[0059]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【主权项】
1.一种形成电容器的方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构； 在所述半导体衬底的浅沟槽隔离结构上形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层； 在所述第一多晶娃层的一部分的表面上形成第一娃化物阻挡层； 在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层； 在所述半导体衬底上形成层间