对准标记之后、步骤七形成所述顶层外延层之前还包括形成牺牲氧化层并去除所述牺牲氧化层的步骤。
[0036]进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
[0037]本发明根据沟槽型超级结器件的反向击穿电压和导通电阻的要求确定超级结的沟槽所需的宽度、深度和间距；并且根据生产线的设备和工艺的能力和所需的沟槽的宽度确定采用一次光刻刻蚀和填充工艺时所需的沟槽的宽度所对应的单次工艺深度的最大值；之后采用多次刻蚀和填充的方法形成由多层沟槽叠加形成的沟槽结构以及填充外延层后形成的超级结结构，由于每层沟槽深度到保证在单次工艺深度的最大值以下，所以能保证最后形成的沟槽的顶部宽度和底部宽度之间的差异的降低并且能使由沟槽的顶部宽度和底部宽度之间的差异造成的沟槽型超级结器件的反向击穿电压的降低值减少到要求的范围，即本发明能降低沟槽的顶部和底部的宽度差异，提高沟槽的面内均匀性，提高沟槽的深宽比，降低沟槽的宽度和节距，能提高超级结器件的反向击穿电压如能实现800V以上的反向击穿电压和降低导通电阻从而提高超级结器件的性能；另外，本发明能尽量少的增加工艺难度，同时采用现有设备和工艺就能实现，从而能最大化利用现有设备及现有工艺，使得整个平台的产品线可以快速多样化，利用较短的工艺研发过程，较快地大幅增加整个平台的竞争能力，能较快地开拓出较高压超级结器件和较低RSP器件两条非常具有竞争力的产品线。
【附图说明】
[0038]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0039]图1是现有方法形成的沟槽型超级结器件的结构示意图；
[0040]图2是本发明实施例方法流程图；
[0041]图3A-图3H是本发明实施例方法各步骤中器件结构示意图。
【具体实施方式】
[0042]如图2所示，是本发明实施例方法流程图；如图3A至图3H所示，是本发明实施例方法各步骤中器件结构示意图。本发明实施例沟槽型超级结器件的制造方法包括如下步骤:
[0043]步骤一、根据沟槽型超级结器件的反向击穿电压和导通电阻的要求确定超级结的沟槽所需的宽度、深度和间距；根据生产线的设备和工艺的能力和所需的所述沟槽的宽度确定采用一次光刻刻蚀和填充工艺时所需的所述沟槽的宽度所对应的单次工艺深度的最大值，所述单次工艺深度的最大值要求能保证所述沟槽的顶部宽度和底部宽度之间的差异使所述沟槽型超级结器件的反向击穿电压的降低值减少到要求的范围。
[0044]本发明实施例中，所述沟槽型超级结器件的反向击穿电压为800V以上，所述单次工艺深度的最大值为15微米至50微米。
[0045]步骤二、如图3A所示，提供一表面形成有第一导电类型的底层外延层2的半导体衬底I，在所述底层外延层2表面形成第一硬掩膜层3。
[0046]本发明实施例中所述半导体衬底I为娃衬底，所述底层外延层2为娃外延层，所述底层外延层2的厚度为15微米至50微米。
[0047]所述第一硬掩膜层3由第一氧化层、第二氮化层和第三氧化层叠加而成。所述第一氧化层为热氧化层。所述第一氧化层的厚度为100埃至2000埃，所述第二氮化层的厚度为100埃至1500埃，所述第三氧化层的厚度为0.5微米至3微米。
[0048]步骤三、如图3B所示，采用光刻工艺形成第一光刻胶图形定义出所述沟槽的形成区域，所述沟槽的宽度和间距由步骤一确定；以所述第一光刻胶图形为掩膜，利用干法刻蚀工艺对所述第一硬掩膜层3进行刻蚀并将所述沟槽形成区域打开，之后去除所述第一光刻胶图形。
[0049]步骤四、如图3B所示，以所述第一硬掩膜层3为掩膜对所述沟槽形成区域的所述底层外延层2进行刻蚀形成底层沟槽4，所述底层沟槽4作为所述沟槽的一部分，所述底层沟槽4的深度小于等于所述单次工艺深度的最大值。
[0050]本步骤四的刻蚀工艺后所述第一硬掩膜层3的所述第三氧化层所保留的厚度为初始厚度的一半以上。
[0051]步骤五、如图3C所示，采用湿法工艺去除所述第一硬掩膜层3，采用外延生长工艺形成具有第二导电类型的第一填充外延层5将所述底层沟槽4填充，之后采用化学机械研磨工艺将所述底层外延层2表面的所述第一填充外延层5去除并使剩余的所述第一填充外延层5仅填充于所述底层沟槽4中，由填充于所述底层沟槽4中的所述第一填充外延层5和各所述底层沟槽4之间的所述底层外延层2形成交替排列的底层超级结结构。所述第一填充外延层5为娃外延层。
[0052]步骤六、如图3D所示，形成有所述底层超级结结构的所述底层外延层2表面形成零层对准标记6。
[0053]步骤七、如图3E所示，形成牺牲氧化层并去除所述牺牲氧化层。在所述底层外延层2表面形成具有第一导电类型的顶层外延层7，所述顶层外延层7的厚度小于等于所述单次工艺深度的最大值。所述顶层外延层7形成后在所述顶层外延层7的表面也形成和所述零层对准标记6相对应零层对准标记6a，如所述零层对准标记6为一凹槽或凸出时，零层对准标记6a也对应为凹槽或凸出，当然所述零层对准标记6能为其它任何能作为对准标记的结构。本发明实施例中，所述顶层外延层7为硅外延层，所述顶层外延层7的厚度为15微米至50微米。
[0054]步骤八、如图3F所示，在所述顶层外延层7表面形成第二硬掩膜层8。
[0055]本发明实施例中，所述第二硬掩膜层8由第四氧化层、第五氮化层和第六氧化层叠加而成。所述第四氧化层为热氧化层。所述第四氧化层的厚度为100埃至2000埃，所述第五氮化层的厚度为100埃至1500埃，所述第六氧化层的厚度为0.5微米至3微米。
[0056]步骤九、如图3G所示，以所述零层对准标记6为对准条件，采用光刻工艺形成第二光刻胶图形定义出所述沟槽的形成区域；以所述第二光刻胶图形为掩膜，利用干法刻蚀工艺对所述第二硬掩膜层8进行刻蚀并将所述沟槽形成区域打开，之后去除所述第二光刻胶图形。
[0057]步骤十、如图3G所示，以所述第二硬掩膜层8为掩膜对所述沟槽形成区域的所述顶层外延层7进行刻蚀形成顶层沟槽9，所述顶层沟槽9作为所述沟槽的一部分、且所述顶层沟槽9和其底部的所述底层沟槽4对准并接触连接层一整体。
[0058]本步骤十的刻蚀工艺后所述第二硬掩膜层8的所述第六氧化层所保留的厚度为初始厚度的一半以上。
[0059]步骤十一、如图3H所示，采用湿法工艺去除所述第二硬掩膜层8，采用外延生长工艺形成具有第二导电类型的第二填充外延层10将所述顶层沟槽9填充，之后采用化学机械研磨工艺将所述顶层外延层7表面的所述第二填充外延层10去除并使剩余的所述第二填充外延层10仅填充于所述顶层沟槽9中，由填充于所述顶层沟槽9中的所述第二填充外延层10和各所述顶层沟槽9之间的所述顶层外延层7形成交替排列的顶层超级结结构。所述第二填充外延层10为硅外延层
[0060]步骤十二、确认由所述底层超级结结构和所述顶层超级结结构叠加形成的超级结结构的深度是否为步骤一中确认的所述沟槽所需深度，如果是则由所述底层超级结结构和所述顶层超级结结构的叠加结构作为最终的超级结结构；如果不是，则由所述底层超级结结构和所述顶层超级结结构的叠加结构作为新的底层超级结结构，由所述底层外延层2和所述顶层外延层7的叠加结构作为新的底层外延层2，重复步骤六至步骤十一的形成新的顶层超级结结构。
[0061 ] 本发明实施例中，当所述第一导电类型为N型时，所述第二导电类型为P型；当所述第一导电类型为P型时，所述第二导电类型为N型。
[0062]形成最终超级结结构之后，需要根据超级结器件的类型形成超级结器件的其它功能结构，如对于功率MOS超级